一种基于OCuLink接口的PCIE信号测试治具及测试方法技术

本申请发明专利技术OCuLink接口的PCIE信号测试治具及测试方法，是在测试治具上预留OCuLink公头及SMP母头接口，OCuLink公头用于测试治具与被测接口的连接，SMP母头用于测试治具通过SMP线缆与示波器的连接。通过该测试治具及测试方法可以方便的进行OCuLink接口的PCIE信号测试，操作灵活、方便，并且能够消除用探头直接点测带来的测试误差，提高了测试精度。

【技术实现步骤摘要】
一种基于OCuLink接口的PCIE信号测试治具及测试方法
本专利技术涉及服务器测试领域，具体涉及一种基于OCuLink接口的PCIE信号测试治具及测试方法。
技术介绍
随着服务器板卡密度的不断提高，板卡上元器件封装的尺寸越来越小。OCuLink作为一种高密度、小尺寸的连接器得到越来越广泛的使用。Oculink连接器是新一代高速数据信号连接器，广泛应用于服务器、交换机、存储设备及工作站等领域，用于传输24GSAS数据信号。OCuLink接口的信号引脚密度较高且都被包裹，且OCuLink接口的PCIE(PeripheralComponentInterfaceExpress总线和接口标准)信号为高速信号，必须进行信号完整性测试。针对OCuLink接口的PCIE信号完整性测试，如果不借助测试治具，只能用高速探头直接在OCuLink接口上进行点测，但是，如果用探头直接在OCuLink接口上点测，这样的操作可能会遇到无法正常接触到信号引脚或接触不稳定的情况，从而导致无法正常、精确地进行测试，测试效率及测试精度无法保证。针对这种问题，本申请专利技术一种基于OCuLink接口的PCIE信号测试治具及测试方法。
技术实现思路
本专利技术要解决的问题是在进行OCuLink接口的PCIE信号完整性测试时，如果用探头直接点测可能会遇到无法正常接触到信号引脚或接触不稳定的情况，从而导致无法正常、精确的进行测试的问题。如附图1所示，本专利技术的测试原理是将OCuLink接口的PCIE时钟信号及数据信号通过SMP母头引出来，在信号传输路径上不需要加其他任何器件，以保证引出信号的真实性。本专利技术中的信号测试治具的用途是用来测试，因此首先要保证信号在治具上的传输不会对信号产生影响。为实现此目的，需要从板材、走线宽度、走线距离、阻抗要求等方面进行严格的仿真，进而制定出合理的布线规则。按照信号仿真要求制定的布线规则进行Layout布线设计，Layout布线设计完成后进行打板。打板完成后进行阻抗、Loss等测试验证，确保治具满足设计要求。根据附图2所示进行被测接口与测试治具的连接。根据附图3所示进行测试治具与示波器的连接，连接完成后即可开展测试。具体地，本申请请求保护一种基于OCuLink接口的PCIE信号测试治具，其特征在于，该信号测试治具具体包括：OCuLink公头及SMP母头接口，其中，OCuLink公头用于测试治具与被测接口的连接，SMP母头用于测试治具通过SMP线缆与示波器的连接。如上所述的基于OCuLink接口的PCIE信号测试治具，其特征还在于，该信号测试治具由一个OCuLink公头、5对PCB走线及5对SMP母头组成。如上所述的基于OCuLink接口的PCIE信号测试治具，其特征还在于，PCB走线用于将信号引至SMP母头接口。如上所述的基于OCuLink接口的PCIE信号测试治具，其特征还在于，5对PCB走线中有一组是差分的PCIE参考时钟信号，其余四组是差分的PCIE数据信号。具体地，本申请还请求一种基于OCuLink接口的PCIE信号测试方法，其特征在于，该测试方法使用如权利要求1所述的PCIE信号测试治具进行信号测试，具体测试步骤为：将被测接口与权利要求1所述的测试治具的连接；将权利要求1所述的测试治具与示波器进行连接，连接完成后进行测试。如上所述的基于OCuLink接口的PCIE信号测试方法，其特征还在于，该信号测试治具由一个OCuLink公头、5对PCB走线及5对SMP母头组成。如上所述的基于OCuLink接口的PCIE信号测试方法，其特征还在于，PCB走线用于将信号引至SMP母头接口。如上所述的基于OCuLink接口的PCIE信号测试方法，其特征还在于，5对PCB走线中有一组是差分的PCIE参考时钟信号，其余四组是差分的PCIE数据信号。如上所述的基于OCuLink接口的PCIE信号测试方法，其特征还在于，PCIE信号测试时需要同时测试时钟信号及数据信号。附图说明图1、测试治具示意图图2、测试治具与被测接口连接示意图图3、测试治具通过SMP线缆与示波器连接示意图具体实施方式为清楚的说明本专利技术测试方法的实现情况，下面结合附图1、附图2、附图3来说明实现步骤。具体如下：在测试治具上预留OCuLink公头及SMP母头接口，OCuLink公头用于测试治具与被测接口的连接，SMP母头用于测试治具通过SMP线缆与示波器的连接。如附图1所示，治具由一个OCuLink公头、5对PCB走线及5对SMP母头组成。OCuLink公头用于测试治具与被测接口的连接；PCB走线用于将信号引至SMP母头接口；SMP母头用于与SMP线缆的连接。附图1中，CLK+、CLK-是一组差分的PCIE参考时钟信号；TX0+、TX0-、TX1+、TX1-、TX2+、TX2-、TX3+、TX3-是四组差分的PCIE数据信号；可以通过SMP线缆与示波器连接，从而方便的进行PCIE信号完整性测试。附图2是测试治具与被测接口连接示意图。附图3是测试治具与示波器连接示意图。需要说明的是：PCIE信号测试时需要同时测试时钟信号(CLK)及数据信号(TX0、TX1、TX2或TX3)，本实施例是以测试TX2为例。显而易见地，上面所示的仅仅是本专利技术的一个具体实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据上述实施例获得其他的技术方案，以及在本专利技术保护的范围内做出的等同变化均应落入本专利技术的保护范围内，都属于本专利技术保护的范围。综上所述，本申请专利技术OCuLink接口的PCIE信号测试治具及测试方法，是在测试治具上预留OCuLink公头及SMP母头接口，OCuLink公头用于测试治具与被测接口的连接，SMP母头用于测试治具通过SMP线缆与示波器的连接。通过该测试治具及测试方法可以方便的进行OCuLink接口的PCIE信号测试，该治具及测试方法可实现通过SMP线缆与示波器的连接，操作灵活、方便，并且能够消除用探头直接点测带来的测试误差，提高了测试精度和测试效率。本文档来自技高网...

【技术保护点】
一种基于OCuLink接口的PCIE信号测试治具，其特征在于，该信号测试治具具体包括：OCuLink公头及SMP母头接口，其中，OCuLink公头用于测试治具与被测接口的连接，SMP母头用于测试治具通过SMP线缆与示波器的连接。

【技术特征摘要】
1.一种基于OCuLink接口的PCIE信号测试治具，其特征在于，该信号测试治具具体包括：OCuLink公头及SMP母头接口，其中，OCuLink公头用于测试治具与被测接口的连接，SMP母头用于测试治具通过SMP线缆与示波器的连接。2.如权利要求1所述的基于OCuLink接口的PCIE信号测试治具，其特征还在于，该信号测试治具由一个OCuLink公头、5对PCB走线及5对SMP母头组成。3.如权利要求2所述的基于OCuLink接口的PCIE信号测试治具，其特征还在于，PCB走线用于将信号引至SMP母头接口。4.如权利要求3所述的基于OCuLink接口的PCIE信号测试治具，其特征还在于，5对PCB走线中有一组是差分的PCIE参考时钟信号，其余四组是差分的PCIE数据信号。5.一种基于OCuLink接口的PCIE信号测试方法，其特征在于，该测试方法使...

【专利技术属性】
技术研发人员：贾永涛，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41