一种检测安全芯片工作状态的方法及检测电路技术

本发明专利技术实施例提供一种检测安全芯片工作状态的方法及检测电路，涉及信息安全技术领域，用以解决现有技术中模拟电路的面积越大使得模拟电路容易在安全芯片版图中被识别出来，存在较高的被攻击风险的问题，包括：第一寄存单元，触发单元、延迟单元、选路单元以及第二寄存单元，所述第二寄存单元与所述触发单元连接；通过将第一信号在延迟单元中进行延迟，然后通过获取第二信号，然后根据第二信号获取第三信号，将第一信号和第三信号进行逻辑运算，输出电平信号以触发报警单元，由于各个单元均可通过数字电路实现，因此可减小电路的尺寸，使得该电路不易在安全芯片的版图中被识别，提高安全芯片的可靠性。

【技术实现步骤摘要】
一种检测安全芯片工作状态的方法及检测电路
本专利技术实施例涉及信息安全
，尤其涉及一种检测安全芯片工作状态的方法、检测电路及安全芯片。
技术介绍
安全芯片是对存储在安全芯片里的数据进行高可靠性的加密处理，使这些数据很难被非法窃取，其工作时所处的工作环境(OperatingCondition)(例如，电气环境)需要保证该安全芯片内的电路(例如，CPU电路、加解密电路、随机数生成电路等)正常运转。一旦该安全芯片工作的电气环境的某个参数超过安全芯片内的电路的耐受阈值，则安全芯片内的电路运转可能会发生异常，此种情况下可能会导致安全芯片所存储的数据泄露。目前，安全芯片内集成了各类传感器(sensor)，分别用于监测安全芯片工作时所处的工作环境的各个环境分量(例如，电压、温度、光和时钟信息)，然后将各个环境分量通过信号处理模块进行分析，判断该安全芯片所处的工作环境是否合理，若不合理则报警。但是，目前安全芯片内部对上述各个环境分量的监测都是独立进行的，示例性的，如图1所示，例如，使用电压传感器监控电压，使用温度传感器监控温度，使用光传感器监控入射光，使用频率传感器用来监控时钟信息，各个类型的传感器之间相互独立，各类传感器均以模拟电路为主。但是，模拟电路的面积一般不能够随工艺演进而明显减小，因此模拟电路的面积越大使得模拟电路更容易在安全芯片版图中被识别出来，存在较高的被攻击风险。
技术实现思路
本专利技术的实施例提供一种检测安全芯片工作状态的方法及检测电路，用以解决现有技术中模拟电路的面积越大使得模拟电路更容易在安全芯片版图中被识别出来，存在较高的被攻击风险的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，本专利技术实施例提供一种检测安全芯片工作状态的电路，包括：第一寄存单元，与第一寄存单元连接的触发单元和延迟单元，与延迟单元连接的选路单元，与选路单元连接的第二寄存单元，第二寄存单元与触发单元连接；其中，第一寄存单元，用于在时钟信号有效时，根据输入至第一寄存单元的触发信号获取第一信号，以及将第一信号输出至延迟单元和第二逻辑门单元；延迟单元，用于将第一信号延迟不同时间段以产生多个延迟信号，并在时钟信号有效时，根据多个延迟信号生成多个第二信号；选路单元，用于从多个第二信号中选择一个第二信号，并将所选择的第二信号输出至所述第二寄存单元；第二寄存单元，用于在时钟信号有效时，根据接收的第二信号生成第三信号，并将第三信号输出至触发单元；触发单元，用于对第三信号和第一信号进行逻辑运算，获取电平信号，并根据电平信号确定是否输出报警信号。本专利技术实施例提供一种检测安全芯片工作状态的电路，包括：第一寄存单元，与第一寄存单元连接的触发单元和延迟单元，与延迟单元连接的选路单元，与选路单元连接的第二寄存单元，第二寄存单元与触发单元连接；本专利技术实施例将第一信号进行延迟以获取多个延迟信号，并根据多个延迟信号生成多个第二信号，通过从多个第二信号中选择一个第二信号，并将所选择的第二信号输出至第二寄存单元获取第三信号，并对所述第三信号和所述第一信号进行逻辑运算，获取电平信号，并根据所述电平信号确定是否输出报警信号，由于本专利技术实施例中的各个单元均可以通过数字电路来实现，因此可以减小该电路的尺寸，从而使得该电路不易在安全芯片的版图中被识别，提高安全芯片的可靠性，因此可以通过判断第一信号在延迟链路上传输的时延，来确定本专利技术实施例提供的检测安全芯片工作状态的电路所处的工作状态是否为正常工作条件。结合第一方面，在第一方面的第一种可能的实现方式中，选路单元具体用于：接收用于指示从每个第三寄存单元生成的第二信号中选择一个第二信号的选择信号，根据选择信号用于指示从每个第三寄存单元生成的第二信号中选择一个第二信号。该电路的性能边界由第一信号的时延确定，因此，第一信号的延迟不同可以使得该电路具有不同的性能边界，这样可以使得在不同的性能边界时使得处于不同工作状态的检测安全芯片工作状态的电路能够及时检测出该工作状态是否为安全芯片正常的工作状态。结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，触发单元具体用于：在电平信号为高电平信号时，输出报警信号。结合第一方面至第一方面的第二种可能的实现方式中任意一种可能的实现方式，在第一方面的第三种可能的实现方式中，延迟单元包括至少一个第三寄存单元，以及与至少一个第三寄存单元中每个第三寄存单元相连的延迟链路；其中，延迟链路，用于将第一信号延迟不同时间段以产生多个延迟信号，并将多个延迟信号传送至不同的第三寄存单元；每个第三寄存单元，用于接收延迟信号，以及在时钟信号有效时，根据传输至第三寄存单元的延迟信号生成第二信号。结合第一方面至第一方面的第三种可能的实现方式中任意一种可能的实现方式，在第一方面的第四种可能的实现方式中，电路还包括反相单元，反相单元的输出端接第一寄存单元的输入端，反相单元的输入端接第一寄存单元的输出端，反相单元用于将第一寄存单元的输出端输出的第一信号进行反相，然后输入至第一寄存单元的输入端。由此保证第一寄存单元的输入端与输出端的信号一致保持相反状态；当时钟信号处于上升沿瞬间时，第一寄存单元将输入端的值搬移到输出端，从而实现输出端信号的一次翻转。结合第一方面至第一方面的第三种可能的实现方式中任意一种可能的实现方式，在第一方面的第四种可能的实现方式中，延迟链路包括多个延迟元件，每个延迟元件用于将输入至该延迟元件的信号延迟预设周期，以使得第一信号经过不同个数的延迟元件后生成不同时间段的延迟信号。结合第一方面至第一方面的第四种可能的实现方式中任意一种可能的实现方式，在第一方面的第五种可能的实现方式中，第一寄存单元、第二寄存单元以及第三寄存单元均采用D触发器；选路单元采用MUX复用器。结合第一方面至第一方面的第五种可能的实现方式中任意一种可能的实现方式，在第一方面的第六种可能的实现方式中，逻辑门单元采用异或门电路。结合第一方面至第一方面的第六种可能的实现方式中任意一种可能的实现方式，在第一方面的第七种可能的实现方式中，电路还包括：第四寄存单元、第五寄存单元和第一逻辑门单元；其中，第四寄存单元与第二寄存单元、第五寄存单元以及第一逻辑门单元连接；其中，第四寄存单元用于接收第二寄存单元输出的第三信号，以及在时钟信号有效时生成第四信号，以及将第四信号输出至第五寄存单元以及第一逻辑门单元；第五寄存单元，用于接收第四寄存单元输出的第四信号，以及在时钟信号有效时，根据第四信号生成第五信号，并将第五信号输出至第一逻辑门单元；第一逻辑门单元，用于根据第四信号和第五信号生成触发信号，触发信号用于表明电路内部的元件正常，通过设置第四寄存单元、第五寄存单元和第一逻辑门单元这样可以及时检测电路内部的电路是否处于正常状态，以保种检测安全芯片工作状态的电路正常运行。结合第一方面至第一方面的第七种可能的实现方式中任意一种可能的实现方式，在第一方面的第八种可能的实现方式中，触发单元包括第二逻辑门单元和报警单元，其中，第二逻辑门单元和第一寄存单元相连，报警单元和第二逻辑门单元相连，第二逻辑门单元还与第二寄存单元相连；其中，第二逻辑门单元，用于对第三信号和第一信号进行逻辑运算，获取电平信号，并将电平信号发送至所述报警单元；本文档来自技高网...

【技术保护点】
一种检测安全芯片工作状态的电路，其特征在于，包括：第一寄存单元，与所述第一寄存单元连接的触发单元和延迟单元，与所述延迟单元连接的选路单元，与所述选路单元连接的第二寄存单元，所述第二寄存单元与所述触发单元连接；其中，第一寄存单元，用于在时钟信号有效时，根据输入至所述第一寄存单元的触发信号获取第一信号，以及将所述第一信号输出至所述延迟单元和所述第二逻辑门单元；所述延迟单元，用于将所述第一信号延迟不同时间段以产生多个延迟信号，并在所述时钟信号有效时，根据所述多个延迟信号生成多个第二信号；所述选路单元，用于从所述多个第二信号中选择一个第二信号，并将所选择的第二信号输出至所述第二寄存单元；所述第二寄存单元，用于在所述时钟信号有效时，根据接收的第二信号生成第三信号，并将所述第三信号输出至所述触发单元；所述触发单元，用于对所述第三信号和所述第一信号进行逻辑运算，获取电平信号，并根据所述电平信号确定是否输出报警信号。

【技术特征摘要】
1.一种检测安全芯片工作状态的电路，其特征在于，包括：第一寄存单元，与所述第一寄存单元连接的触发单元和延迟单元，与所述延迟单元连接的选路单元，与所述选路单元连接的第二寄存单元，所述第二寄存单元与所述触发单元连接；其中，第一寄存单元，用于在时钟信号有效时，根据输入至所述第一寄存单元的触发信号获取第一信号，以及将所述第一信号输出至所述延迟单元和所述第二逻辑门单元；所述延迟单元，用于将所述第一信号延迟不同时间段以产生多个延迟信号，并在所述时钟信号有效时，根据所述多个延迟信号生成多个第二信号；所述选路单元，用于从所述多个第二信号中选择一个第二信号，并将所选择的第二信号输出至所述第二寄存单元；所述第二寄存单元，用于在所述时钟信号有效时，根据接收的第二信号生成第三信号，并将所述第三信号输出至所述触发单元；所述触发单元，用于对所述第三信号和所述第一信号进行逻辑运算，获取电平信号，并根据所述电平信号确定是否输出报警信号。2.根据权利要求1所述的电路，其特征在于，所述选路单元具体用于：接收选择信号；所述选择信号用于指示从所述多个第二信号中选择一个第二信号；根据所述选择信号从所述多个第二信号中选择一个第二信号。3.根据权利要求1或2所述的电路，其特征在于，所述延迟单元包括至少一个第三寄存单元，以及与至少一个第三寄存单元中每个第三寄存单元相连的延迟链路；其中，所述延迟链路，用于将所述第一信号延迟不同时间段以产生多个延迟信号，并将所述多个延迟信号传送至不同的第三寄存单元；所述每个第三寄存单元，用于接收延迟信号，以及在时钟信号有效时，根据传输至所述第三寄存单元的延迟信号生成第二信号。4.根据权利要求1-3任意一项所述的电路，其特征在于，所述触发单元具体用于：在所述电平信号为高电平信号时，输出报警信号。5.根据权利要求1-4任意一项所述的电路，其特征在于，所述电路还包括反相单元，所述反相单元的输出端接所述第一寄存单元的输入端，所述反相单元的输入端接所述第一寄存单元的输出端，所述反相单元用于将所述第一寄存单元的输出端输出的第一信号进行反相，然后输入至所述第一寄存单元的输入端。6.根据权利要求1-5任意一项所述的电路，其特征在于，所述延迟链路包括多个延迟元件，每个延迟元件用于将输入至该延迟元件的信号延迟预设周期，以使得第一信号经过不同个数的延迟元件后生成不同时间段的延迟信号。7.根据权利要求1-6任意一项所述的电路，其特征在于，所述电路还包括：第四寄存单元、第五寄存单元和第一逻辑门单元；其中，所述第四寄存单元与所述第二寄存单元、所述第五寄存单元以及所述第一逻辑门单元连接；其中，所述第四寄存单元用于接收所述第二寄存单元输出的第三信号，以及在所述时钟信号有效时生成第四信号，以及将所述第四信号输出至所述第五寄存单元以及所述第一逻辑门单元；第五寄存单元，用于接收所述第四寄存单元输出的第四信号，以及在时钟信号有效时，根据所述第四信号生成第五信号，并将所述第五信号输出至所述第一逻辑门单元；所述第一逻辑门单元，用于根据所述第四信号和所述第五信号生成触发信号，所述触发信号用于表明所述电路内部的元件正常。8.根据权利要求1-7任意一项所述的电路，其特征在于，所述触发单元包括第二逻辑门单元和报警单元，其中，所述第二逻辑门单元和所述第一寄存单元相连，所述报警单元和所述第二逻辑门单元相连，所述第二逻辑门单元还与所述第二寄存单元相连；其中，所述第二逻辑门单元，用于对所述第三信号和所述第一信号进行逻辑运算，获取电平信号，并将所述电平信号发送至所述报警单元；所述报警单元，用于根据所述电平信号确定是否输出报警信号。9.一种检测安全芯片工作状态的方法，其特征在于，应用于检测安全芯片工作状态的电路中，所述方法包括：在时钟信号有效时，根据输入至所述检测安全芯...

【专利技术属性】
技术研发人员：王浩沣，鹿甲寅，马崇良，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44