驱动控制电路芯片制造技术

一种驱动控制电路芯片，其特征在于：将电阻（R1至R6）、二极管（D1至D5）、稳压二极管（DW1至DW2）、三极管（V1至V5）、可控硅（T1）集成在一个芯片内；其中三极管（V1）、（V3）集电极相连，三极管（V2）、（V4）集电极相连，三极管（V1）、（V3）集电极一路连接芯片第2脚，另一路通过连接三极管（V2）基极；三极管（V2、V4）集电极一路连接芯片第7脚，另一路连接三极管（V1）基极；芯片第3脚一路连接三极管（V3）基极，另一路连接可控硅（T1）控制极，可控硅（T1）阳极连接芯片第8脚，阴极连接芯片第1脚，三极管（V5）基极连接芯片第5脚，三极管（V4）基极连接芯片第6脚。本实用新型专利技术结构简单，体积小，驱动控制性能可靠。

【技术实现步骤摘要】
驱动控制电路芯片
本技术属于电力配电
，具体是指一种驱动控制电路芯片，特别应用于多功能配电设备的智能电气检测保护电路。
技术介绍
随着电气设备智能化水平的不断提高，磁保持继电器的用量也在迅速增加，而磁保持继电器的驱动控制电路，现在一般都是采用的分立元件组装，用分立元件组装不仅麻烦，而且组装成型后体积较大，因此研发磁保持继电器的驱动控制电路芯片，十分必要，而且市场很大。
技术实现思路
本技术所要解决的技术问题是：解决上述现有技术存在的问题，而提供一种驱动控制电路芯片，结构简单，组装成型后体积小，驱动控制性能可靠，市场需求量大，为电力智能配电设备的控制电路提供了基础单元模块。本技术采用的技术方案是：一种驱动控制电路芯片，将电阻R1至R6、二极管D1至D5、稳压二极管DW1至DW2、三极管V1至V5、可控硅T1集成在一个芯片内；其中三极管V1集电极与三极管V3集电极相连，三极管V2集电极与三极管V4集电极相连，三极管V1发射极和三极管V2发射极连接芯片第8脚工作电源正端VDD，三极管V3发射极和三极管V4发射极连接芯片第4脚工作电源负端VSS；三极管V1、V3集电极一路连接芯片第2脚，另一路通过电阻R2、稳压二极管DW2连接三极管V2基极；三极管V2、V4集电极一路连接芯片第7脚，另一路通过稳压二极管DW1、电阻R1连接三极管V1基极；芯片第3脚一路通过二极管D3、电阻R4连接三极管V3基极，另一路通过电阻R3、二极管D2连接可控硅T1控制极，可控硅T1阳极连接芯片第8脚，可控硅T1阴极通过二极管D1连接芯片第1脚，三极管V5基极通过电阻R6、二极管D5连接芯片第5脚，三极管V4基极通过电阻R5、二极管D4连接芯片第6脚，二极管D4、D5的负端相连。上述技术方案中，所述芯片第2、7脚外接磁保持继电器J工作线圈，所述芯片第3脚为控制磁保持继电器由分断状态转换为闭合状态的控制信号输入端，所述芯片第5、6脚为控制磁保持继电器由闭合状态转换为分断状态的控制信号输入端，所述芯片第1脚为控制外围电路动作的输出端。工作原理及优点效果：驱动控制电路芯片内部包括电阻R1至R6、二极管D1至D5，稳压二极管DW1、DW2、三极管V1至V5，可控硅T1，工作电源的正端接至芯片第8脚，负端接至芯片第4脚、芯片第2、第7两个输出脚分别接至磁保持继电器工作线圈的两端，控制此保持继电器由分断状态转换为闭合状态的控制信号由芯片第3脚输入，此信号一路经二极管D3、电阻R4接三极管V3的基极，另一路经电阻R3、二极管D2接至可控硅T1的控制极；控制此保持继电器由闭合状态转换为断开状态的控制信号由芯片第5脚或第6脚输入，此信号另一路经二极管D4、D5、R5接至三极管V4的基极，一路经R6接至三极管V5的基极，芯片第8脚经可控硅T1、二极管D1接至芯片第1脚。芯片第8脚、第4脚接通工作电源后开始工作，在芯片第3脚、第5脚、第6脚都没有加上控制信号之前，三极管V1、V2、V3、V4、V5都处于截止状态，可控硅T1也处于关断状态，芯片第2、第7、第1三个输出脚都没有电源输出，外接的磁保持继电器也保持原状态不变。当芯片第3脚输入1个高电平时，三极管V3导通，V3的集电极为低电平，三极管V2导通、V2的集电极为高电平，串接在芯片第7脚与第2脚之间的磁保持继电器线圈加上1个正电压，磁保持继电器转换工作状态，其触点由常断开状态转换为闭合状态，同时可控硅T1触发导通、芯片第1脚输出高电平，此高电平可以控制外围的其它电路动作，当芯片第3输入的高电平结束回到低电平后，V3、V2截止，芯片第7脚与第2脚之间输出电压为0，磁保持继电器保持在闭合状态，芯片第1脚继续保持输出高电平的状态。当芯片第5脚或第6脚输入1个高电平时，三极管V4导通，V4的集电极为低电平，三极管V1导通、V4的集电极为低电平，三极管V1导通、V1的集电极为高电平，串接在芯片第7脚与第2脚之间的磁保持继电器线圈加上1个负电压，磁保持继电器转换工作状态，其触点由闭合状态转换为断开状态，同时三极管V5导通，可控硅T1关闭断，芯片第1脚停止高电平输出，当芯片第5脚或第6脚输入的高电平结束回到低电平后，V4、V1、V5都截止，芯片第7脚与第2脚之间输出电压为0，磁保持继电器保持在断开状态。本技术结构简单，组装容易，体积小，驱动控制安全可靠，可广泛应用于电力智能配电设备。附图说明：图1为本技术结构线路图。具体实施方式：参见图1，本技术的一种驱动控制电路芯片，将电阻R1至R6、二极管D1至D5、稳压二极管DW1至DW2、三极管V1至V5、可控硅T1集成在一个芯片内；其中三极管V1集电极与三极管V3集电极相连，三极管V2集电极与三极管V4集电极相连，三极管V1发射极和三极管V2发射极连接芯片第8脚工作电源正端VDD，三极管V3发射极和三极管V4发射极连接芯片第4脚工作电源负端VSS；三极管V1、V3集电极一路连接芯片第2脚，另一路通过电阻R2、稳压二极管DW2连接三极管V2基极；三极管V2、V4集电极一路连接芯片第7脚，另一路通过稳压二极管DW1、电阻R1连接三极管V1基极；芯片第3脚一路通过二极管D3、电阻R3连接三极管V3基极，另一路通过电阻R3、二极管D2连接可控硅T1控制极，可控硅T1阳极连接芯片第8脚，可控硅T1阴极通过二极管D1连接芯片第1脚，三极管V5基极通过电阻R6、二极管D5连接芯片第5脚，三极管V4基极通过电阻R5、二极管D4连接芯片第6脚，二极管D4、D5的负端相连。所述芯片第2、7脚外接磁保持继电器J工作线圈，所述芯片第3脚为控制磁保持继电器由分断状态转换为闭合状态的控制信号输入端，所述芯片第5、6脚为控制磁保持继电器由闭合状态转换为分断状态的控制信号输入端，所述芯片第1脚为控制外围电路动作的输出端。本文档来自技高网...

【技术保护点】
一种驱动控制电路芯片，其特征在于：将电阻（R1至R6）、二极管（D1至D5）、稳压二极管（DW1至DW2）、三极管（V1至V5）、可控硅（T1）集成在一个芯片内；其中三极管（V1）集电极与三极管（V3）集电极相连，三极管（V2）集电极与三极管（V4）集电极相连，三极管（V1）发射极和三极管（V2）发射极连接芯片第8脚工作电源正端（VDD），三极管（V3）发射极和三极管（V4）发射极连接芯片第4脚工作电源负端（VSS）；三极管（V1）、（V3）集电极一路连接芯片第2脚，另一路通过电阻（R2）、稳压二极管（DW2）连接三极管（V2）基极；三极管（V2、V4）集电极一路连接芯片第7脚，另一路通过稳压二极管（DW1）、电阻（R1）连接三极管（V1）基极；芯片第3脚一路通过二极管（D3）、电阻（R4）连接三极管（V3）基极，另一路通过电阻（R3）、二极管（D2）连接可控硅（T1）控制极，可控硅（T1）阳极连接芯片第8脚，可控硅（T1）阴极通过二极管（D1）连接芯片第1脚，三极管（V5）基极通过电阻（R6）、二极管（D5）连接芯片第5脚，三极管（V4）基极通过电阻（R5）、二极管（D4）连接芯片第6脚，二极管（D4、D5）的负端相连。...

【技术特征摘要】
1.一种驱动控制电路芯片，其特征在于：将电阻（R1至R6）、二极管（D1至D5）、稳压二极管（DW1至DW2）、三极管（V1至V5）、可控硅（T1）集成在一个芯片内；其中三极管（V1）集电极与三极管（V3）集电极相连，三极管（V2）集电极与三极管（V4）集电极相连，三极管（V1）发射极和三极管（V2）发射极连接芯片第8脚工作电源正端（VDD），三极管（V3）发射极和三极管（V4）发射极连接芯片第4脚工作电源负端（VSS）；三极管（V1）、（V3）集电极一路连接芯片第2脚，另一路通过电阻（R2）、稳压二极管（DW2）连接三极管（V2）基极；三极管（V2、V4）集电极一路连接芯片第7脚，另一路通过稳压二极管（DW1）、电阻（R1）连接三极管（V1）基极；芯片第3脚...

【专利技术属性】
技术研发人员：张坚，
申请(专利权)人：湖南电铨科技股份有限公司，
类型：新型
国别省市：湖南,43