具有反向掺杂的掺杂剂扩散屏障的高电子迁移率晶体管制造技术

可以在设置于硅衬底之上的III‑V半导体材料的有源区中形成诸如晶体管之类的III‑V化合物半导体器件。III‑V半导体材料的反向掺杂的部分提供阻止从衬底到III‑V半导体材料中的硅扩散的扩散屏障，其中它否则可能在III‑V材料中表现为电活性两性污染物。在一些实施例中，在外延生长子鳍结构的基底部分期间，原位引入反向掺杂剂（例如，受主杂质）。在反向掺杂区限于子鳍结构的基底的情况下，反向掺杂剂原子热学扩散到III‑V晶体管的有源区中的风险被缓解。

High electron mobility transistor with backward doping dopant diffusion barrier

III, V compound semiconductor devices such as transistors can be formed in the active region of III V semiconductor material on silicon substrate. The reverse doping part of the III V semiconductor material provides a barrier to prevent the diffusion of silicon from the substrate to the III V semiconductor material, in which it may otherwise appear to be electrically active amphoteric contaminants in the III V material. In some embodiments, reverse doping agents (e.g. acceptor impurities) are introduced in situ during the epitaxial growth of the basal part of the daughter fin structure. In the case where the reverse doping region is limited to the substrate of the sub fin structure, the risk of diffusion of the reverse dopant atoms to the active region of III V transistor is alleviated.

【技术实现步骤摘要】
【国外来华专利技术】具有反向掺杂的掺杂剂扩散屏障的高电子迁移率晶体管
技术介绍
对于便携式电子应用中的集成电路（IC）的需求已经激发了更高水平的半导体器件集成。正在开发的许多高级半导体器件利用非硅半导体材料，包括化合物半导体材料（例如GaAs、InP、InGaAs、InAs和III-N材料）。可以在高电子迁移率晶体管（HEMT）中采用这些非硅材料系统，高电子迁移率晶体管（HEMT）中的一些可以是金属氧化物半导体场效应晶体管（MOSFET）。用于制作高电子迁移率晶体管的一项技术包括在晶体硅衬底之上形成非硅晶体器件区（例如，晶体管沟道区）。然而，一个问题在于：来自下层衬底的硅原子可能充当非硅器件区内的污染物。因此，缓解硅污染问题的技术和结构在硅衬底上的HEMT的制作中是有利的。附图说明通过示例的方式而非通过限制的方式在附图中图示本文所描述的材料。为了图示的简化和清楚性，图中图示的元件未必按比例绘制。例如，为了清楚，可能相对于其它元件而夸大一些元件的尺寸。另外，在被视为适当的情况下，附图中重复参考标记以指示对应或类似的元件。在附图中：图1是图示了依照一些实施例的在示例性III-V材料中反向掺杂对硅扩散率的效应的图表本文档来自技高网...

【技术保护点】
一种晶体管，包括：设置在第一III‑V半导体材料的鳍内的有源区；以及包括一个或多个第二III‑V半导体材料的子鳍，所述第二III‑V半导体材料具有与第一III‑V半导体材料不同的III‑V合金成分，所述子鳍设置在所述鳍和硅衬底之间，其中设置在衬底与子鳍的第二部分之间的子鳍的第一部分包括比第二部分更高浓度的非硅杂质。

【技术特征摘要】
【国外来华专利技术】1.一种晶体管，包括：设置在第一III-V半导体材料的鳍内的有源区；以及包括一个或多个第二III-V半导体材料的子鳍，所述第二III-V半导体材料具有与第一III-V半导体材料不同的III-V合金成分，所述子鳍设置在所述鳍和硅衬底之间，其中设置在衬底与子鳍的第二部分之间的子鳍的第一部分包括比第二部分更高浓度的非硅杂质。2.权利要求1所述的晶体管，其中子鳍的第一部分包括比第二部分高至少一个数量级的硅杂质浓度。3.权利要求1所述的晶体管，其中有源区包括设置在掺杂的半导体源极/漏极区对之间的III-V半导体材料的沟道区；并且还包括：设置在沟道区之上的栅极电极；以及耦合到所述源极/漏极区对的源极/漏极接触件对。4.权利要求3所述的晶体管，其中：所述源极/漏极对是n型导电的；并且非硅杂质包括受主杂质。5.权利要求4所述的晶体管，其中受主杂质包括以下中的至少一种：C、Zn、Be或Mg。6.权利要求1所述的晶体管，其中非硅杂质在子鳍的第一部分内的浓度超过1e18原子/cm³；并且非硅杂质在子鳍的第二部分内的浓度低于1e18原子/cm³。7.权利要求1所述的晶体管，其中：鳍内的硅或非硅杂质的浓度低于1e18原子/cm³。8.权利要求7所述的晶体管，其中：非硅杂质在子鳍的第一部分内的浓度为至少5e18原子/cm³。9.权利要求1所述的晶体管，其中：子鳍从与衬底的界面延伸至一定高度；并且子鳍的第一部分从界面延伸至不超过子鳍高度的25％。10.权利要求9所述的晶体管，其中：子鳍从与衬底的界面延伸至200-250nm的高度；并且子鳍的第一部分从界面延伸20-50nm的最大值。11.权利要求1所述的晶体管，其中：鳍结构还包括第一III-V半导体材料；并且子鳍结构的第二部分和基底部分还包括第二III-V半导体材料。12.权利要求11所述的晶体管，其中：第一III-V半导体包括GaAs、GaAsSb、AlAsSb、InAs、InGaAs、InAlAs、InAlGaAs、AlGaAs、InP、GaP、AlAs或InGaP中的第一种；并且子鳍的第一部分和第二部分中的至少一个包括GaAs、GaAsSb、AlAsSb、InAs、InGaAs、InAlAs、InAlGaAs、AlGaAs、InP、GaP、AlAs或InGaP中的第二种。13.一种包括集成电路的器件，包括：多个n型finFET，每一个包括：设置在掺杂的半导体源极/漏极区对之间的III-V半导体鳍的沟道区；包括设置在鳍与硅衬底之间的一种或多种III-V半导体材料的子鳍，其中设置在衬底与子鳍的第二部分之间的子鳍的第一部分包...

【专利技术属性】
技术研发人员：CS莫哈帕特拉，HW肯内尔，MV梅茨，G杜威，W拉赫马迪，AS墨菲，JT卡瓦列罗斯，T加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US