The architecture of the high reliable integrated interface processing module belongs to the technical field of the embedded integrated system. The invention includes three parts: interface data processing function block: implement all interface scheduling, data acquisition and data exchange, and provide task processing platform for integrated task based on all interface data control; high speed IO interface function block: this function block realizes high speed / high reliable bus interface control; low speed IO connection. The function block: the function block realizes the voltage conversion of the interface processing module and the design of the low speed IO interface. A high performance integrated interface processing system architecture design method is designed. Based on double redundancy, high performance processor and high speed bus design, a reliable high performance interface processing module architecture is constructed, which solves the multi type, large number and reliability of the interface in the process of the system height synthesis. Ask for a high problem.
【技术实现步骤摘要】
高可靠综合化系统接口处理模块的架构
本专利技术高可靠综合化接口处理模块的架构属于嵌入式综合化系统
技术介绍
随着机载航空电子系统综合程度的进一步提高和航电任务综合化的发展,将多个任务系统,如通信/导航/识别、电子战、雷达、红外搜索跟踪、光电探测等,进行了充分的模块化和微型化改进,同时要求各任务系统之间更为深入的综合,因此这里设计一种高性能综合化接口处理模块架构,解决系统高度综合化过程中出现的接口种类多、数量大、处理性能高、可靠性指标要求高的需求。
技术实现思路
本专利技术的目的:为了解决系统高度综合化过程中出现的接口种类多、数量大、可靠性要求高的问题,本专利技术基于双余度、高性能处理器,构建高性能接口处理的模块架构,可靠地解决了高性能接口处理的要求。本专利技术的技术方案:高可靠综合化接口处理模块的架构,其特征在于:所述架构包括接口数据处理功能块、高速高可靠IO接口和低速IO接口;所述接口数据处理功能块是接口处理模块的控制和处理中心,实现所有接口的调度、数据采集和数据交换,并为基于所有接口数据控制的综合任务提供任务处理平台;所述的高速IO接口功能块实现高速总线 ...
【技术保护点】
高可靠综合化接口处理模块的架构,其特征在于:所述架构包括接口数据处理功能块、高速高可靠IO接口和低速IO接口;所述接口数据处理功能块是接口处理模块的控制和处理中心,实现所有接口的调度、数据采集和数据交换,并为基于所有接口数据控制的综合任务提供任务处理平台;所述的高速IO接口功能块实现高速总线接口和高可靠总线接口的控制;所述的低速IO接口功能块实现低速IO接口和电压转换的控制。
【技术特征摘要】
1.高可靠综合化接口处理模块的架构,其特征在于:所述架构包括接口数据处理功能块、高速高可靠IO接口和低速IO接口;所述接口数据处理功能块是接口处理模块的控制和处理中心,实现所有接口的调度、数据采集和数据交换,并为基于所有接口数据控制的综合任务提供任务处理平台;所述的高速IO接口功能块实现高速总线接口和高可靠总线接口的控制;所述的低速IO接口功能块实现低速IO接口和电压转换的控制。2.根据权利要求1所述的高可靠综合化接口处理模块的架构,其特征在于,所述接口数据处理功能块包括高性能双处理器电路、存储器、高速数据交换开关和逻辑控制电路;1)高性能双处理器电路:包括处理器一和处理器二、存储器电路、复位电路、时钟电路、看门狗电路,处理器一电路和处理器二电路为对称式电路设计,这两个电路的功能完全相同,处理器一和处理器二能够互为备份,并实现对所有接口的控制;2)存储器电路:实现处理器的程序、数据的存储;3)高速数据交换开关:用于实现处理器一和处理器二之间的数据交换,以及处理器一和处理器二与高可靠总线接口之间的数据交换;高速总线交换开关采用对等式形式,高速总线交换开关使得处理器一和处理器二能够实现对所有高速总线接口的控制,高速总线交换开关为处理器一和处理器二对所有接口资源的余度控制提供通路;4)逻辑控制电路:实现处理器电路的运行控制。3.根据权利要求2所述的高可靠综合化接口处理模块的架构,其特征在于,所述高速高可靠IO接口功能块实现高速总线接口和高可靠总线接口的控制,高速高可...
【专利技术属性】
技术研发人员:韩嫚莉,孙靖国,沈华,吴超,俞大磊,刘婷婷,
申请(专利权)人:中国航空工业集团公司西安航空计算技术研究所,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。