具有源极控制电极的场效应晶体管、制造方法和电子器件技术
Field effect transistor with source controlled electrode, manufacturing method and electronic device
A field effect transistor, a method for fabricating a field effect transistor, and an electronic device are provided. The field effect transistors include the source and the drain, the source is formed by the Dirac material; the channel, the channel is set between the source and the drain; and the source control electrode is set at the source, and is used to control the doping of the Dirac material to make the Dirac material in the opposite direction of the channel; and the gate, gate, gate. It is mounted on the trench and is electrically insulated from the channel.
【技术实现步骤摘要】
具有源极控制电极的场效应晶体管、制造方法和电子器件
本公开涉及半导体器件领域，具体涉及具有源极控制电极的场效应晶体管、制造具有源极控制电极的场效应晶体管的方法及电子器件。
技术介绍
金属-氧化物-半导体场效应晶体管(MOSFET)是构建集成电路的基本元件。通过在栅极上施加电压来控制MOSFET的源漏电流，从而实现器件的开关状态转换。关断速度由亚阈值摆幅(subthresholdswing，简称SS)来描述，其中亚阈值摆幅是指使源漏电流变化一个量级所需要施加的栅电压增量。亚阈值摆幅越小，意味着晶体管的关断越快。由于热激发机制的限制，常规FET的亚阈值摆幅在室温下的理论最小值为60mV/Dec。集成电路的进一步发展要求将工作电压继续降低，而MOSFET中亚阈值摆幅的60mV/Dec的热激发极限限制了集成电路的工作电压不能低于0.64V，制约集成电路的功耗的进一步降低。因此，要进一步推动互补金属氧化物半导体(CMOS)技术发展，实现超低功耗的集成电路，必须突破常规的MOSFET的热激发机制对亚阈值摆幅的限制，实现亚阈值摆幅小于60mV/Dec的晶体管。现有的能实现亚阈值...
【技术保护点】
具有源极控制电极的场效应晶体管，包括：源极和漏极，所述源极由狄拉克材料形成；沟道，所述沟道设置在所述源极与所述漏极之间；以及源极控制电极，设置在所述源极上，并用于控制所述狄拉克材料的掺杂，以使得所述狄拉克材料与所述沟道相反地掺杂；以及栅极，设置在所述沟道之上，并与所述沟道电绝缘。
【技术特征摘要】
1.具有源极控制电极的场效应晶体管，包括：源极和漏极，所述源极由狄拉克材料形成；沟道，所述沟道设置在所述源极与所述漏极之间；以及源极控制电极，设置在所述源极上，并用于控制所述狄拉克材料的掺杂，以使得所述狄拉克材料与所述沟道相反地掺杂；以及栅极，设置在所述沟道之上，并与所述沟道电绝缘。2.根据权利要求1所述的具有源极控制电极的场效应晶体管，其中，所述狄拉克材料包括：单层石墨烯、Weyl半金属、d波超导体或拓扑绝缘体。3.根据权利要求1所述的具有源极控制电极的场效应晶体管，其中，所述源极与所述沟道电接触。4.根据权利要求3所述的具有源极控制电极的场效应晶体管，其中，所述源极控制电极配置为控制所述源极与所述沟道之间的接触势垒低于0.2电子伏特。5.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，其中，所述沟道是p型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行n型掺杂；或所述沟道是n型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行p型掺杂。6.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，还包括栅绝缘层，所述栅绝缘层形成在所述沟道上并具有小于2nm的等效氧化层厚度。7.根据权利要求1至4中任一项所述的具...
【专利技术属性】
技术研发人员：梁世博，
申请(专利权)人：北京华碳科技有限责任公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。