三维NAND中的金属钨栅的制造方法技术

本发明专利技术公开了一种三维NAND中的金属钨栅的制造方法，其特征在于：方法包括：提供衬底；在衬底上，沉积介质阻挡层；在介质阻挡层上，沉积种子层；在种子层上，沉积金属钨；对金属钨进行干法刻蚀；以及对干法刻蚀之后的金属钨进行湿法刻蚀。本发明专利技术使用先干法刻蚀，再湿法刻蚀的技术对钨进行刻蚀，其中，干法刻蚀能够使得刻蚀之后凹槽中的金属钨的宽度变得更为一致，湿法刻蚀能够获得更好的刻蚀之后的金属栅的微观轮廓。

【技术实现步骤摘要】
三维NAND中的金属钨栅的制造方法
本专利技术涉及一种金属栅的制造方法，特别涉及一种三维NAND中的金属钨栅的制造方法。
技术介绍
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大进步。但是近几年来，平面型存储器的发展遇到了各种挑战，为了克服平面存储器的诸多缺陷，应运而生的是三维存储器。目前比较先进的三维存储器制造方法记载于中国专利公开文本CN106847820A中。在该现有技术文献中，提出了一种新的制造三维存储器的方法，其中必要的制备工艺包括：在绝缘层之间形成栅结构，其中，该栅结构从内到外依次包括高K介质阻挡层、种子层、金属钨。随后刻蚀该金属钨层得到金属栅，该文献指出，刻蚀方法应当是本领域公知的方法，而本领域公知的方法即直接使用湿法刻蚀对金属钨层进行刻蚀。但是使用直接使用湿法刻蚀对金属钨层进行刻蚀具有如下缺陷：1、湿法刻蚀方法成本较高；2、湿法刻蚀耗时较长，通常刻蚀时间在5500s以上，影响生产效率；3、晶片生产效率(WPH)低，刻蚀之后通道中金属钨底部和顶部的宽度不统一，即凹隙(RECESSGAP)很大。图5和图6分别示出了现有技术中钨金属底部和顶部的凹隙宽度示意图表和示意图。公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
本专利技术的目的在于提供一种三维NAND中的金属钨栅的制造方法，从而克服现有技术的缺点。为实现上述目的，本专利技术提供了一种三维NAND中的金属钨栅的制造方法，所述方法包括：提供衬底；在所述衬底上，沉积介质阻挡层；在所述介质阻挡层上，沉积种子层；在所述种子层上，沉积金属钨；对所述金属钨进行干法刻蚀；以及对干法刻蚀之后的金属钨进行湿法刻蚀。优选地，所述衬底是二氧化硅。优选地，所述介质阻挡层是三氧化二铝层，所述种子层是氮化钛层。优选地，所述干法刻蚀是：对所述金属钨进行高密度等离子体干法刻蚀。优选地，刻蚀气体包括氟基气体、氯基气体、溴基气体或它们的组合。优选地，所述湿法刻蚀中使用的溶液选SPM溶液、PAN溶液其中之一。与现有技术相比，本专利技术具有如下有益效果：本专利技术使用先干法刻蚀，在湿法刻蚀的技术对钨进行刻蚀，其中，干法刻蚀能够使得刻蚀之后凹槽中的金属钨的宽度变得更为一致，湿法刻蚀能够获得更好的刻蚀之后的金属栅的微观轮廓。附图说明图1示出了本申请的三维存储器的结构图；图2a-2b示出了现有技术中形成栅结构的结构流程图；图3a-3c是根据本专利技术的实施例的形成金属钨栅的结构流程图；图4是根据本专利技术的方法流程图；图5示出了现有技术中钨金属底部和顶部的凹隙宽度示意图表；图6示出了现有技术中钨金属底部和顶部的凹隙示意图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。图1示出了本申请的三维存储器的结构图。如图1a所示的三维存储器结构包括：半导体衬底115，堆叠结构116，共源极117，栅结构114，绝缘层100，第一电极连接线102，第二电极连接线101，过孔109，绝缘填充结构110。其中，第一电极连接线102通过过孔109与共源极117接触。堆叠结构116具体包括：阻挡层104，存储层105，隧穿层106，多晶硅层107；栅结构114具体包括：高K介质阻挡层111，种子层112，金属栅113。制造这种三维存储器的方法可以是现有技术中已经存在的任意方法。除对于栅结构的制造工艺以外，本公开内容并不限定三维存储器中其它结构的制造工艺，这样的制造工艺例如可以是描述于CN106847820A的制造方法，包括：提供一半导体衬底115；在半导体衬底一表面形成金属(金属W)层；对金属层刻蚀为条形的共源极117；在半导体衬底115朝向共源极117一侧形成存储结构，其中，存储结构包括：位于共源极背离半导体衬底115一侧的多个绝缘层100，多个贯穿多个绝缘层的沟道孔(即未插入第二电极连接线101、未进行填充之前也未沉积堆叠结构之前的位于绝缘层100内侧的沟道)及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽、且每一个沟槽对应共源极，以及，位于相邻两个绝缘层之间的栅结构；对沟槽进行绝缘填充；在存储结构背离半导体衬底一侧形成第一电极连线102和多个第二电极连线101，其中，第一电极连线与共源极通过过孔109接触，每一个第二电极连线与堆叠结构接触。其中，半导体衬底可以是本领域公知的任何类型的半导体，其电阻率和缺陷数量的要求可以根据实际情况而定；其中，可以将金属层刻蚀为条形的共源极117；其中，在半导体衬底朝向共源极一侧形成交替堆叠的多个绝缘层和多个牺牲层，绝缘层和牺牲层沿垂直半导体衬底的表面的竖直方向堆叠。其中，作为示例而非限定，绝缘层的材质可以为二氧化硅，牺牲层的材质可以为氮化硅，二氧化硅绝缘层还可以掺杂有磷、硼、氟、碳等杂质。而后，贯穿多个绝缘层和多个牺牲层形成多个沟道孔。在沟道孔内形成堆叠结构。其中，堆叠结构116包括有：形成在沟道孔侧壁的阻挡层104，其中，阻挡层104的材质可以为二氧化硅材质；形成在阻挡层104背离沟道孔一侧的存储层105，其中，存储层105的材质可以为氮化硅材质；形成在存储层105背离阻挡层104一侧的隧穿层106，其中，隧穿层106的材质可以为二氧化硅材质；形成在隧穿层106背离存储层105一侧的多晶硅层107，而后进行沟道孔内底部刻蚀，刻蚀完毕后进行外延硅的生长，最后进行二氧化硅的填充。贯穿多个绝缘层和多个牺牲层形成多个沟槽，且一沟槽对应共源极，去除多个牺牲层。去除牺牲层完毕后，在沟槽内形成栅结构。随后，对沟槽进行绝缘填充，其中，填充材料一般为二氧化硅材料，填充完毕后对其进行平坦化处理。然后，在存储结构上形成第一电极连线和多个第二电极连线，其中，第一电极连线通过过孔与共源极相接触连接，第二电极连线直接与堆叠结构接触。得到三维存储器结构。以下结合附图2a-2b介绍现有技术中形成栅结构的结构流程图，该结构是图1中的栅结构的放大图，但是为了简洁的目的，在图中没有标注所有结构，仅标注了对于本申请而言重要的内容。前述在沟槽内形成栅结构是通过如下方法完成的：对沟槽内进行高K介质阻挡层的沉积和种子层的沉积，其中高K介质阻挡层例如可以是三氧化二铝，种子层例如可以是氮化钛，在图2a和2b中，将高K介质阻挡层和种子层两者结合表示为附图标记202，其中，高K介质阻挡层覆盖相邻两个绝缘层203之间相对的表面以及堆叠结构的阻挡层侧面呈U形结构，以及，种子层覆盖高K介质阻挡层的内壁表面同样呈U形结构。而后，进行金属钨201的沉积，其中，沉积工艺包括但不限于CVD、PVD和ALD等；并且，通过金属钨回刻蚀工艺使得每一栅结构的金属钨之间相互隔离为金属钨栅。现有技术中的回刻蚀工艺直接使用湿法刻蚀对金属钨201层进行刻蚀，刻蚀之后的结果如图2b所示，可以清楚看出，直接一步湿法刻蚀到指定形状，将造成刻蚀之后的微观形貌表面不平整。图3a-3c是本专利技术的一个实施例的方法结构流程图，本本文档来自技高网...

【技术保护点】
一种三维NAND中的金属钨栅的制造方法，其特征在于：所述方法包括：提供衬底；在所述衬底上，沉积介质阻挡层；在所述介质阻挡层上，沉积种子层；在所述种子层上，沉积金属钨；对所述金属钨进行干法刻蚀；以及对干法刻蚀之后的金属钨进行湿法刻蚀。

【技术特征摘要】
1.一种三维NAND中的金属钨栅的制造方法，其特征在于：所述方法包括：提供衬底；在所述衬底上，沉积介质阻挡层；在所述介质阻挡层上，沉积种子层；在所述种子层上，沉积金属钨；对所述金属钨进行干法刻蚀；以及对干法刻蚀之后的金属钨进行湿法刻蚀。2.如权利要求1所述的制造方法，其特征在于：所述衬底是二氧化硅。3.如权利要求1所述的制造方法，其特征在于：所述...

【专利技术属性】
技术研发人员：顾立勋，郑晓芬，蒋阳波，汪亚军，吴良辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42