移位寄存器电路及其控制方法、栅极驱动电路、显示装置制造方法及图纸

本申请实施例提供一种移位寄存器电路及其控制方法、栅极驱动电路、显示装置，涉及显示技术领域，该移位寄存器电路包括上拉控制子电路、上拉子电路以及关机辅助子电路；上拉控制子电路用于在信号输入端的控制下，将信号输入端的电压传输至上拉节点；关机辅助子电路用于在上拉节点的控制下，将上拉节点的电压下拉至放电电压端；上拉子电路用于在上拉节点的控制下，将时钟信号端的电压传输至第一信号输出端，第一信号输出端用于与栅线相连接。该移位寄存器电路用于向栅线输出栅极驱动信号。

【技术实现步骤摘要】
移位寄存器电路及其控制方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器电路及其控制方法、栅极驱动电路、显示装置。
技术介绍
TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。TFT-LCD在关机的过程中会出现关机残像，现有技术中，为了解决关机残像，在关机前，栅极驱动电路(GateDriveronArray，GOA)中的每一个移位寄存器电路会控制每一行亚像素均开启，以将亚像素中像素电极上的电荷放电至数据线，从而实现消除关机残像的问题。然而，在关机前每个移位寄存器电路的工作状态并不完全一致，例如，一些移位寄存器电路其上拉节点处于预充电状态，当进行上述消除关机残像过程时，上述上拉节点会发生自举使其电压远远高于其他移位寄存器电路中上拉节点的电压。在此情况下，在消除关机残像过程结束后，时钟信号端的电压会被快速拉低至零电压，此时电压较大的上拉节点会控制其所在的移位寄存器电路输出信本文档来自技高网...

【技术保护点】
一种移位寄存器电路，其特征在于，包括上拉控制子电路、上拉子电路以及关机辅助子电路；所述上拉控制子电路与信号输入端、上拉节点相连接，所述上拉控制子电路用于在所述信号输入端的控制下，将所述信号输入端的电压传输至所述上拉节点；所述关机辅助子电路与所述上拉节点、放电电压端相连接，所述关机辅助子电路用于在关机控制阶段，在所述上拉节点的控制下，将所述上拉节点的电压下拉至所述放电电压端；所述上拉子电路与时钟信号端、所述上拉节点以及第一信号输出端相连接，所述上拉子电路用于在所述上拉节点的控制下，将所述时钟信号端的电压传输至所述第一信号输出端，所述第一信号输出端用于与栅线相连接。

【技术特征摘要】
1.一种移位寄存器电路，其特征在于，包括上拉控制子电路、上拉子电路以及关机辅助子电路；所述上拉控制子电路与信号输入端、上拉节点相连接，所述上拉控制子电路用于在所述信号输入端的控制下，将所述信号输入端的电压传输至所述上拉节点；所述关机辅助子电路与所述上拉节点、放电电压端相连接，所述关机辅助子电路用于在关机控制阶段，在所述上拉节点的控制下，将所述上拉节点的电压下拉至所述放电电压端；所述上拉子电路与时钟信号端、所述上拉节点以及第一信号输出端相连接，所述上拉子电路用于在所述上拉节点的控制下，将所述时钟信号端的电压传输至所述第一信号输出端，所述第一信号输出端用于与栅线相连接。2.根据权利要求1所述的移位寄存器电路，其特征在于，所述关机辅助子电路包括放电晶体管；所述放电晶体管的栅极和第一极均与所述上拉节点相连接，所述放电晶体管的第二极连接所述放电电压端。3.根据权利要求1或2所述的移位寄存器电路，其特征在于，所述放电电压端连接所述时钟信号端；或者，所述放电电压端连接接地端。4.根据权利要求1所述的移位寄存器电路，其特征在于，所述上拉子电路包括驱动晶体管和存储电容；所述驱动晶体管的栅极连接所述上拉节点，所述驱动晶体管的第一极连接所述时钟信号端，所述驱动晶体管的第二极与所述第一信号输出端相连接；所述存储电容的一端连接所述驱动晶体管的栅极，所述存储电容的另一端连接所述驱动晶体管的第二极；所述上拉控制子电路包括第一晶体管；所述第一晶体管的栅极和第一极连接所述信号输入端，第二极与所述上拉节点相连接。5.根据权利要求1或2所述的移位寄存器电路，其特征在于，所述移位寄存器电路还包括第一复位子电路；所述第一复位子电路与总复位信号端、所述上拉节点以及第一电压端相连接；所述第一复位子电路用于在所述总复位信号端的控制下，将所述上拉节点的电压下拉至所述第一电压端；所述第一复位子电路包括第二晶体管，所述第二晶体管的栅极连接所述总复位信号端，第一极连接所述上拉节点，第二极与所述第一电压端相连接。6.根据权利要求5所述的移位寄存器电路，其特征在于，在所述关机辅助子电路包括所述放电晶体管的情况下，所述放电晶体管的宽长比小于所述第二晶体管的宽长比。7.根据权利要求1所述的移位寄存器电路，其特征在于，所述移位寄存器电路还包括第一下拉控制子电路；所述第一下拉控制子电路与第二电压端、所述信号输入端、所述上拉节点、第一下拉节点以及所述第一电压端相连接；所述第一下拉控制子电路用于在所述第二电压端的控制下，将所述第二电压端的电压传输至所述第一下拉节点；或者，所述第一下拉控制子电路用于在所述信号输入端或者所述上拉节点的控制下，将所述第一下拉节点的电压下拉至所述第一电压端；所述第一下拉控制子电路包括第三晶体管、第四晶体管以及第五晶体管；所述第三晶体管的栅极和第一极连接所述第二电压端，所述第三晶体管的第二极连接所述第一下拉节点；所述第四晶体管的栅极连接所述信号输入端，所述第四晶体管的第一极连接所述第一下拉节点；所述第四晶体管的第二极连接所述第一电压端；所述第五晶体管的栅极连接所述上拉节点，所述第五晶体管的第一极连接所述第一下拉节点，所述第五晶体管的第二极与所述第一电压端相连接。8.根据权利要求1所述的移位寄存器电路，其特征在于，所述移位寄存器电路还包括第一下拉子电路；所述第一下拉子电路与所述上拉节点、所述第一信号输出端、所述第一电压端以及所述第一下拉节点相连接；所述第一下拉子电路用于在所述第一下拉节点的控制下分别将所述上拉节点和所述第一信号输出端的电压下拉至所述第一电压端；所述第一下拉子电路包括第六晶体管和第七晶体管；所述第六晶体管的栅极连接所述第一下拉节点，所述第六晶体管的第一极连接所述上拉节点，所述第六晶体管的第二极与所述第一电压端相连接；所述第七晶体管的栅极连接所述第一下拉节点，所述第七晶体管的第一极连接所述第一信号输出端，所述第七晶体管的第二极与所述第一电压端相连接。9.根据权利要求1所述的移位寄存器电路，其特征在于，所述移位寄存器电路还包括第二下拉控制子电路；所述第二下拉控制子电路与第三电压端、所述信号输入端、所述上拉节点、第二下拉节点以及所述第一电压端相连接；所述第二下拉控制子电路用于在所述第三电压端的控制下，将所述第三电压端的电压传输至所述第二下拉节点；或者，所述第二下拉控制子电路用于在所述信号输入端或者所述上拉节点的控制下，将所述第二下拉节点的电压下拉至所述第一电压端；所述第一下拉控制子电路包括第八晶体管、第九晶体管以及第十晶体管；所述第八晶体管的栅极和第一极连接所述第三电压端，所述第八晶体管的第二极连接所述第二下拉节点；所述第九晶体管的栅极连接所述信号输入端，所述第九晶体管的第一极连接所述第二下拉节点；所述第九晶体管的第二极连接所述第一电压端；所述第十晶体...

【专利技术属性】
技术研发人员：王梓轩，陈鹏，杨通，钱先锐，陈宇霆，木素真，芮洲，熊雄，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11