芯片开短路测试装置及系统制造方法及图纸

本实用新型专利技术实施例提供一种芯片开短路测试装置及系统，属于芯片测试技术领域。芯片开短路测试装置包括集成电路板、第一保护单元和第二保护单元，集成电路板包括控制单元、第一电压输出单元和第二电压输出单元；其中，第一电压输出单元通过第一保护单元与待测芯片中的第一待测点连接；第二电压输出单元通过第二保护单元与待测芯片中的第二待测点连接；控制单元通过第一电压输出单元和第二电压输出单元调节并测量第一待测点和第二待测点的电压，并根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路。该芯片开短路测试装置结构简单，测试效果好。

【技术实现步骤摘要】
芯片开短路测试装置及系统
本技术实施例涉及芯片检测
，尤其涉及一种芯片开短路测试装置及系统。
技术介绍
现有技术中的IC(IntegratedCircuit，集成电路)测试采用的是IC在封装厂封装完之后，送到测试厂，由测试厂利用大型的ATE(AutomaticTestEquipment，自动化测试设备)进行测试。在IC测试领域存在一个十倍法则，即坏品在后道工序被发现，比在前道工序被发现所付出的成本是十倍之多。因此，若测试后发现芯片存在封装或加工问题，需要将芯片再反馈到封装厂，由封装厂改善，由此造成芯片修正成本急剧增加。为了降低成本，保证生产质量，封装厂也越来越注重提前发现问题。为此，封装厂在芯片封装之前提前进行抽样，力争把问题在前端解决掉。对于封装厂的前端IC测试来说，对芯片进行开短路测试是最为主要的测试之一。但对于封装厂而言，利用大型ATE来测试，成本较高，ATE中除用于开短路测试的部分之外，其它大部分资源是冗余的。这就造成了封装厂采用ATE对IC进行测试成本高,且ATE的大部分功能被闲置浪费。
技术实现思路
有鉴于此，本技术实施例所解决的技术问题之一在于提供一种芯片开短路测试装置、方法及系统，用以克服现有技术中的芯片开短路测试成本高的缺陷，达到芯片开短路测试成本较低的效果。本技术实施例提供一种芯片开短路测试装置，用于对待测芯片进行开短路测试，待测芯片包括管脚保护电路，管脚保护电路具有第一待测点和第二待测点，芯片开短路测试装置包括集成电路板、第一保护单元和第二保护单元，集成电路板包括控制单元、第一电压输出单元和第二电压输出单元；其中，第一电压输出单元通过第一保护单元与待测芯片中的第一待测点连接；第二电压输出单元通过第二保护单元与待测芯片中的第二待测点连接；控制单元通过第一电压输出单元和第二电压输出单元调节并测量第一待测点和第二待测点的电压，并根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路。可选地，在本技术一具体实施例中，集成电路板为集成MCU电路板，集成MCU电路板包括VDD模块、GND模块和IO模块，第一电压输出单元为VDD模块、GND模块或IO模块。可选地，在本技术一具体实施例中，第二电压输出单元为集成MCU电路板的IO模块。可选地，在本技术一具体实施例中，管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；第二电压输出单元的IO模块包括IO接口和第一ADC接口，IO接口通过第二保护单元与待测芯片的第二待测点串联，第二待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一ADC接口与第二待测点连接。可选地，在本技术一具体实施例中，当第一电压输出单元为集成MCU电路板的VDD模块时，VDD模块包括第一DAC接口、第二ADC接口和第三ADC接口，第一DAC接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点为待测芯片的VDD端，第二ADC接口与第一保护单元的第一端连接，第三ADC接口连接在第一保护单元的第二端和第一待测点之间。可选地，在本技术一具体实施例中，当第一电压输出单元为集成MCU电路板的GND模块时，GND模块包括第二DAC接口、第四ADC接口和第五ADC接口，第二DAC接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点为待测芯片的GND端，第四ADC接口连接在第一保护单元的第一端上，第五ADC接口连接在第一保护单元的第二端和第一待测点之间。可选地，在本技术一具体实施例中，管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；当第一电压输出单元为集成MCU电路板的IO模块时，IO模块包括IO接口和第一ADC接口，第一电压输出单元的IO接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一电压输出单元的第一ADC接口连接在第一待测点上；第二电压输出单元为IO模块，第二电压输出单元的IO模块包括IO接口和第一ADC接口，IO接口通过第二保护单元与待测芯片的第二待测点串联，第二待测点位于多个保护支路中的另一个保护支路的两个保护二级管之间，第一ADC接口与第二待测点连接。可选地，在本技术一具体实施例中，控制单元若确定第一待测点和第二待测点的压差小于预定压降范围的最小值，则确定第一待测点和第二待测点之间短路；若确定第一待测点和第二待测点的压差大于预定压降范围的最大值，则确定第一待测点和第二待测点之间开路。可选地，在本技术一具体实施例中，控制单元若确定第一待测点的电压等于第二待测点的电压，则确定管脚保护电路的第一待测点和第二待测点之间短路。根据本技术的另一方面，提供一种芯片开短路测试系统，其包括指令发送装置、如上述的芯片开短路测试装置和待测芯片，其中，指令发送装置与芯片开短路测试装置连接，接收并发送测试指令到芯片开短路测试装置，芯片开短路测试装置与待测芯片连接，并根据测试指令测试待测芯片。由以上技术方案可见，本技术实施例的芯片开短路测试装置利用集成电路板上的第一电压输出单元、第二电压输出单元、控制单元和电阻与待测芯片组成测试回路，在开短路测试时没有额外电路，电路简单小巧，测试方案灵活，效率高，测量准确，成本极低。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1示出了根据本技术的实施例的芯片开短路测试装置与待测芯片连接的结构示意图；图2示出了根据本技术的实施例的芯片开短路测试装置的第一电压输出单元为VDD模块的测试电路原理图；图3示出了根据本技术的实施例的芯片开短路测试装置的第一电压输出单元为GND模块的测试电路原理图；图4示出了根据本技术的实施例的芯片开短路测试装置的第一电压输出单元为IO模块的测试电路原理图；图5示出了根据本技术的实施例的芯片开短路测试方法的流程示意图；图6示出了根据本技术的实施例的芯片开短路测试系统的结构示意图。附图标记说明：1、集成电路板；11、VDD模块；111、第一DAC接口；112、第二ADC接口；113、第三ADC接口；12、GND模块；121、第二DAC接口；122、第四ADC接口；123、第五ADC接口；13、IO模块；131、IO接口；132、第一ADC接口；2、待测芯片；3、第一保护单元；4、第二保护单元。具体实施方式当然，实施本技术实施例的任一技术方案必不一定需要同时达到以上的所有优点。为了使本领域的人员更好地理解本技术实施例中的技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术实施例一部分实施例，而不是全部的实施例。基于本技术实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本技术实施例保护的范围。下面结合本技术实施例附图进一步说明本技术实施例具体实现。如图1所示，根据本技术的实施例，芯片开短路测试装置用本文档来自技高网...

【技术保护点】
一种芯片开短路测试装置，用于对待测芯片(2)进行开短路测试，所述待测芯片(2)包括管脚保护电路，所述管脚保护电路具有第一待测点和第二待测点，其特征在于，所述芯片开短路测试装置包括集成电路板(1)、第一保护单元(3)和第二保护单元(4)，所述集成电路板(1)包括控制单元、第一电压输出单元和第二电压输出单元；其中，所述第一电压输出单元通过第一保护单元(3)与所述待测芯片(2)中的第一待测点连接；所述第二电压输出单元通过第二保护单元(4)与所述待测芯片(2)中的第二待测点连接；所述控制单元通过所述第一电压输出单元和所述第二电压输出单元调节并测量所述第一待测点和所述第二待测点的电压，并根据所述第一待测点和所述第二待测点的压差确定所述管脚保护电路是否开短路。

【技术特征摘要】
1.一种芯片开短路测试装置，用于对待测芯片(2)进行开短路测试，所述待测芯片(2)包括管脚保护电路，所述管脚保护电路具有第一待测点和第二待测点，其特征在于，所述芯片开短路测试装置包括集成电路板(1)、第一保护单元(3)和第二保护单元(4)，所述集成电路板(1)包括控制单元、第一电压输出单元和第二电压输出单元；其中，所述第一电压输出单元通过第一保护单元(3)与所述待测芯片(2)中的第一待测点连接；所述第二电压输出单元通过第二保护单元(4)与所述待测芯片(2)中的第二待测点连接；所述控制单元通过所述第一电压输出单元和所述第二电压输出单元调节并测量所述第一待测点和所述第二待测点的电压，并根据所述第一待测点和所述第二待测点的压差确定所述管脚保护电路是否开短路。2.根据权利要求1所述的芯片开短路测试装置，其特征在于，所述集成电路板(1)为集成MCU电路板，所述集成MCU电路板包括VDD模块(11)、GND模块(12)和IO模块(13)，所述第一电压输出单元为所述VDD模块(11)、所述GND模块(12)或所述IO模块(13)。3.根据权利要求2所述的芯片开短路测试装置，其特征在于，所述第二电压输出单元为所述集成MCU电路板的IO模块(13)。4.根据权利要求3所述的芯片开短路测试装置，其特征在于，所述管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；所述第二电压输出单元的所述IO模块(13)包括IO接口(131)和第一ADC接口(132)，所述IO接口(131)通过所述第二保护单元(4)与所述待测芯片(2)的第二待测点串联，所述第二待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，所述第一ADC接口(132)与所述第二待测点连接。5.根据权利要求2或4所述的芯片开短路测试装置，其特征在于，当所述第一电压输出单元为所述集成MCU电路板的VDD模块(11)时，所述VDD模块(11)包括第一DAC接口(111)、第二ADC接口(112)和第三ADC接口(113)，所述第一DAC接口(111)通过所述第一保护单元(3)与所述待测芯片(2)的第一待测点串联，所述第一待测点为所述待测芯片(2)的VDD端，所述第二ADC接口(112)与所述第一保护单元(3)的第一端连接，所述第三ADC接口(113)连接在所述第一保护单元(3)的第二端和所述第一待测点之间。6.根据权利要求2或4所述的芯片开短路测试装置，其特征在于，当所述第一电压...

【专利技术属性】
技术研发人员：沈丹禹，杨卓豪，宋海宏，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：新型
国别省市：广东,44