内连线结构的制造方法技术

技术编号:17735707 阅读:46 留言:0更新日期:2018-04-18 12:24
本公开实施例提供内连线结构的制造方法,包含形成第一介电层,及在第一介电层中形成开口。此方法也包含对邻近开口的第一介电层施加气体,在对邻近开口的第一介电层施加气体之后,此开口的底面已经平坦化。此方法也包含通过开口蚀刻第一介电层,以暴露出第一介电层底下的第一接触,以及在开口中形成导线。

Manufacturing method of internal connection structure

The present disclosure provides a manufacturing method for an inner connection structure, including the formation of a first dielectric layer and an opening in the first dielectric layer. The method also involves applying gas to the first dielectric layer adjacent to the opening. After the gas is applied to the first dielectric layer near the opening, the bottom surface of the opening has been planed. This method also contains the first dielectric layer etched through the opening to expose the first contact under the first dielectric layer and to form a wire in the opening.

【技术实现步骤摘要】
内连线结构的制造方法
本公开实施例涉及半导体制造技术,特别涉及内连线结构的制造方法。
技术介绍
在目前半导体装置微型化的过程中,为了减少在信号传递中由于电容效应所产生的电阻电容延迟(resistive-capacitive(RC)delay),希望使用低介电常数(low-k)介电材料作为导电内连线之间的金属间及/或层间介电层。因此,介电层的介电常数愈低,相邻导线的寄生电容越低,且集成电路的电阻电容延迟也愈低。然而,目前考虑或用来作为低介电常数介电材料的材料并不理想。特别是,在基于介电常数值(k-value),尤其是基于低介电常数值选择材料时,其他特性例如材料的硬度或其强度在半导体制造过程中于使用上可能不理想。因此,在使用低介电常数介电材料的工艺上的改良备受期望。
技术实现思路
本公开的一些实施例提供内连线结构的制造方法,包含形成第一介电层,在第一介电层中形成开口,通过开口对第一介电层施加气体,其中在通过开口对第一介电层施加气体之后,开口的底面已经平坦化,通过开口蚀刻第一介电层,以暴露出在第一介电层底下的第一接触,以及在开口中形成导线。附图说明根据以下的详细说明并配合所附附图可更加理解本公开实施例的观点。应注意的是,根据本产业的标准惯例,附图中的各种部件并未必按照比例绘制。事实上,可能任意的放大或缩小各种部件的尺寸,以做清楚的说明。图1至图4绘示根据一些实施例,在晶体管结构的制造过程中各个中间阶段的剖面示意图。图5、图6、图7、图8A、图8B和图9至图12绘示根据一些实施例,在内连线结构的制造过程中各个中间阶段的剖面示意图。附图标记说明:50~基底;84~外延源极/漏极区;86~栅极间隙壁;88、100~层间介电层;92~栅极介电层;98~栅极电极;104、108~接触;114~蚀刻停止层;116~第一介电层;200~晶体管结构;202~导孔;204~第二介电层;205~虚拟的圆;206~衬垫层;208~掩模层;210~开口;210a~开口的侧壁;210b~开口的底面;212~衬垫;214~处理;216~底角;220~阻挡层;222~金属材料;224~导线;T1、T2、T3、T4~厚度;L1、L2~长度;R~曲率半径。具体实施方式以下的公开内容提供许多不同的实施例或范例,以实施本公开实施例的不同部件(feature)。以下叙述各个元件及其排列方式的特定范例,以简化本公开实施例。当然,这些叙述仅作为范例并非用以限定本公开实施例。例如,若是本公开实施例叙述了第一部件形成于第二部件之上或上方,即表示其可能包含上述第一部件与上述第二部件是直接接触的实施例,亦可能包含了有附加部件形成于上述第一部件与上述第二部件之间,而使上述第一部件与第二部件可能未直接接触的实施例。另外,本公开实施例中不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的,并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。此外,与空间相关用词,例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用词,是为了便于描述附图中一个元件或部件与另一个(些)元件或部件之间的关系。除了在附图中绘示的方位外,这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位),并且在此使用的空间相关词也可依此同样地解释。根据各种实施例提供内连线结构及其制造方法,并且说明形成内连线结构的各个中间阶段。在此所讨论的一些实施例是以使用单镶嵌工艺形成的内连线结构进行讨论。在其他实施例中,可使用双镶嵌工艺。以下将讨论实施例的一些变化,本领域技术人员将轻易了解,在其他实施例的范围内可实施其他变化。虽然方法实施例是以特定顺序讨论,但是可以任何合乎逻辑的顺序实施其他不同的方法实施例,且其他不同的方法实施例可包含比在此所描述的更少或更多的步骤。请参照图1,其绘示根据一些示范的实施例,晶体管结构200的制造过程中一中间阶段的剖面示意图。晶体管结构200可包含任何适合的种类的晶体管。举例而言,晶体管结构200可以是平面晶体管、鳍式场效晶体管(FinFieldEffectTransistor,finFET)或环绕式栅极晶体管(gateallaroundtransistor)。在一些实施例中,晶体管结构200包含基底50。基底50可以是半导体基底,如主体半导体(bulksemiconductor)、绝缘体上的半导体(semiconductor-on-insulator,SOI)基底或其他类似的基底,基底可以是掺杂的(如掺杂P型或N型杂质)或未掺杂的半导体基底。基底50可以是晶片,如硅晶片。一般而言,SOI基底包含一层半导体材料形成在绝缘层上。此绝缘层可以是例如埋藏氧化层(buriedoxide(BOX)layer)、氧化硅层,或其他类似的绝缘层。上述绝缘层提供于基底上,通常是在硅或玻璃基底上。也可使用其他基底,如多层结构或梯度渐变(gradient)的基底。在一些实施例中,基底50的半导体材料可包含硅;锗;化合物半导体,包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟;合金半导体,包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP;或上述半导体材料的组合。外延源极/漏极区84可形成在基底50中。在一些实施例中,在基底50中蚀刻出源极/漏极区以形成凹陷,在凹陷中外延成长出外延源极/漏极区84。外延源极/漏极区84可包含任何可接受的材料,且此材料取决于晶体管结构200为N型或P型。例如,对N型晶体管而言,如果基底50为硅,外延源极/漏极区84可包含硅、碳化硅(SiC)、碳磷化硅(SiCP)、磷化硅(SiP)或其他类似的材料。外延源极/漏极区84可具有由基底50的各表面升起的表面且具有切面(facets)。对P型晶体管而言,如果基底50为硅,外延源极/漏极区84可包含SiGe、SiGeB、Ge、GeSn或其他类似的材料。栅极间隙壁86形成在基底50上,且在外延源极/漏极区84之间。栅极间隙壁86可经由顺应地(conformally)沉积材料,并且随后异向性地蚀刻此材料而形成。栅极间隙壁86的材料可以是氮化硅、碳氮化硅(SiCN)、氧化硅、氮氧化硅、前述材料的组合或其他类似的材料。栅极介电层92形成在栅极间隙壁86之间的凹陷中。虽然图1绘示单一的栅极介电层92,在一些实施例中,可存在一层以上的栅极介电层。根据一些实施例,栅极介电层92包含氧化硅、氮化硅或是前述材料的多层结构。在其他一些实施例中,栅极介电层92包含高介电常数介电材料,且在这些实施例中,栅极介电层92可具有大于约7.0的介电常数值,且可包含金属氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、Pb的硅酸盐以及前述材料的组合。栅极介电层92的形成方法可包含分子束沉积法(Molecular-BeamDeposition,MBD)、原子层沉积法(AtomicLayerDeposition,ALD)、等离子体增强化学气相沉积法(plasma-enhancedchemicalvapordeposition,PECVD)以及其他类似的方法。栅极电极98填入凹陷的剩余部分。栅极电极98可由含金属材料制成本文档来自技高网...
内连线结构的制造方法

【技术保护点】
一种内连线结构的制造方法,包括:形成一第一介电层;在该第一介电层中形成一开口;通过该开口对该第一介电层施加一气体,其中通过该开口对该第一介电层施加该气体之后,该开口的一底面已经平坦化;通过该开口蚀刻该第一介电层,以暴露出在该第一介电层下的一第一接触;以及在该开口中形成一导线。

【技术特征摘要】
2016.10.07 US 15/288,2931.一种内连线结构的制造方法,包括:形成一第一介电层;在该第一介电层中形成一开口;通过该开口...

【专利技术属性】
技术研发人员:何俊德邱建智梁明中
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1