封装结构制造技术

提供一种封装结构，包括成型化合物。封装结构亦包括具有芯片边缘的集成电路芯片位于成型化合物中。封装结构亦包括集成电路芯片与成型化合物下的钝化层。此外，封装结构包括钝化层中的再布线层。封装结构亦包括经由再布线层电性连接至集成电路芯片的第一凸块。第一凸块位于芯片边缘之内且沿着芯片边缘配置。封装结构亦包括经由再布线层电性连接至集成电路芯片的第二凸块。第二凸块位于芯片边缘之外且沿着芯片边缘配置。第一凸块与第二凸块相邻。第一凸块与芯片边缘分隔，且第二凸块与芯片边缘分隔。

Encapsulation structure

A package structure, including a molding compound, is provided. The encapsulation structure also includes an integrated circuit chip with the edge of the chip in the forming compound. The packaging structure also includes the passivation layer under the integrated circuit chip and the molding compound. In addition, the package structure includes the rewiring layer in the passivation layer. The packaging structure also includes a first bump that is electrically connected to an integrated circuit chip via the rewiring layer. The first convex block is located within the edge of the chip and is configured along the edge of the chip. The encapsulation structure also includes second bumps connected to the IC chip via the rewiring layer. The second convex block is located outside the edge of the chip and is configured along the edge of the chip. The first convex block is adjacent to the second convex block. The first convex block is separated from the edge of the chip, and the second convex block is separated from the edge of the chip.

【技术实现步骤摘要】
封装结构
本专利技术实施例关于封装结构，更特别关于封装结构中凸块的配置方式。
技术介绍
随着半导体技术不断进化，半导体管芯变得越来越小。然而这些半导体管芯需整合更多功能。综上所述，这些半导体管芯具有越来越大量的输入/输出垫封装到更小的区域中，且输入/输出垫的密度快速增加。如此一来，半导体管芯的封装越来越困难。封装技术可分为多个领域。在封装的领域之一中，先自晶片切割管芯，再将管芯封装至其他晶片上，且只有已知良好管芯可进行封装。这种封装技术的好处在于可形成扇出式芯片封装，即管芯上的输入/输出垫可再布线至比管芯本身还大的区域。如此一来，可增加封装于管芯表面上的输入/输出垫数目。为了进一步改善半导体管芯的密度与功能，已发展新的封装技术。这些用于半导体管芯的较新封装技术面临制程挑战，且仍无法完全适用于所有方面。
技术实现思路
本专利技术一实施例提供的封装结构，包括：成型化合物；集成电路芯片位于成型化合物中，其中集成电路芯片具有芯片边缘；钝化层位于集成电路芯片与成型化合物下；再布线层位于钝化层中；以及多个第一凸块经由再布线层电性连接至集成电路芯片，其中第一凸块位于芯片边缘之内且沿着芯片边缘配置；以及多个第二凸块经由再布线层电性连接至集成电路芯片，其中第二凸块位于芯片边缘之外且沿着芯片边缘配置，第一凸块与第二凸块相邻，第一凸块与芯片边缘分隔，且第二凸块与芯片边缘分隔。附图说明图1是一些实施例中，封装结构的剖视图。图2是一些实施例中，封装结构的上视图。图3是一些实施例中，封装结构的上视图。图4是一些实施例中，封装结构的上视图。【符号说明】D1、D2、X、Y距离P凸块间距S间隔Z宽度100封装结构200集成电路芯片202主动表面210半导体基板212芯片边缘220钝化层230导电垫240、290连接物250保护层260封装层262下表面270、285、355导电结构280单元300再布线结构310再布线层320钝化层320A、320B区域322边界330、330A、330B凸块340凸块下金属化单元350基板360界面370排除区具体实施方式下述内容提供的不同实施例或实例可实施本专利技术的不同结构。特定构件与排列的实施例用以简化本专利技术而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者的间隔有其他额外构件而非直接接触。此外，本专利技术的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。本专利技术实施例提供的封装结构具有改良的可信度。封装结构中多种异质材料之间的热膨胀系数不匹配所造成的应力可分散。如此一来，可减缓或消除应力密集造成的封装结构损伤。封装结构的一些实施例将说明如下。图1是一些实施例中，封装结构的剖视图。此封装结构可包含额外结构。不同实施例可置换或省略一些下述结构。如图1所示的一些实施例中，封装结构100包含多个集成电路芯片200。在一些实施例中，集成电路芯片200具有主动表面202。集成电路芯片200可为装置芯片/管芯，其可包含电晶体、二极体、或其他合适的集成电路单元。装置芯片亦可包含电容、电感、电阻、其他集成电路单元、或上述的组合。在一些实施例中，集成电路芯片200为感测芯片、逻辑芯片、中央处理器芯片、记忆芯片、或其他合适芯片。集成电路芯片200可具有实质上相同的尺寸或不同尺寸，端视需求而定。每一集成电路芯片200可包含半导体基板210、钝化层220、导电垫230、连接物240、与保护层250。在一些实施例中，半导体基板210包含硅或另一半导体元素材料如锗。在一些其他实施例中，半导体基板210包含半导体化合物。半导体化合物可包含硅锗、砷化镓、碳化硅、另一合适的半导体化合物、或上述的组合。多种装置单元可形成于半导体基板210之中或之上。装置单元包含主动装置及/或被动装置。导电垫230位于钝化层220中，且电性连接至装置单元。保护层250围绕连接物240，且连接物240电性连接至导电垫230。虽然图1所示的封装结构100包含多个集成电路芯片200，但本专利技术实施例不限于此。在一些其他实施例中，封装结构100包含单一的集成电路芯片200。如图1所示的一些实施例，封装层260连续地围绕集成电路芯片200。在一些实施例中，封装层260的下表面262与集成电路芯片200的主动表面202实质上共平面。在一些实施例中，封装层260的上表面与集成电路芯片200的非主动表面实质上共平面。在一些实施例中，封装层260直接接触半导体基板210、钝化层220、与保护层250。在一些实施例中，每一集成电路芯片200的芯片边缘212直接接触封装层260。如此一来，集成电路芯片200(或半导体基板210)与封装层260之间具有界面360。在一些实施例中，界面360与芯片边缘212实质上共平面。在一些实施例中，封装层260包含聚合物材料。在一些实施例中，封装层260包含成型化合物。封装层260的材料不同于半导体基板210的材料。在一些实施例中，封装层260的材料不同于钝化层220及/或保护层250的材料。如图1所示的一些实施例，封装层260亦连续地围绕多个导电结构270。在一些实施例中，导电结构270位于集成电路芯片200的相反两侧上。在一些实施例中，导电结构270不连续地或分开地围绕集成电路芯片200。在一些实施例中，两个集成电路芯片200之间具有一或多个导电结构270。在一些实施例中，导电结构270为导电柱或其他合适结构。导电结构270可称作穿透插入层通孔。在一些实施例中，导电结构270包含铜、铝、镍、铂、无铅焊料(如SnAg、SnCu、或SnAgCu)、另一合适的导电材料、或上述的组合。本专利技术实施例可具有多种变化及/或调整。在一些其他实施例中，封装结构100不含导电结构270。如图1所示的一些实施例，封装结构100亦包含再布线结构300于封装层260的下表面262下。再布线结构300电性连接至导电结构270与集成电路芯片200的连接物240。在一些实施例中，集成电路芯片200的正面(主动表面202)面对再布线结构300。在一些实施例中，集成电路芯片200的背面(非主动表面)面对再布线结构300。再布线结构300包含一或多个再布线层与一或多个钝化层。举例来说，再布线结构300包含钝化层320中的再布线层310。在一些实施例中，钝化层320包含相邻的区域320A与320B，如图1所示。在一些实施例中，区域320B连续地围绕区域320A。在一些实施例中，区域320A与区域320B之间具有边界322。在一些实施例中，边界322实质上对准芯片边缘212，如图1所示。钝化层320可包含多个子层。在一些实施例中，再布线结构300中的钝化层320的组成可为聚苯并恶唑、苯并环丁烯、硅酮、丙烯酸酯、硅氧烷、另一合适材料、或上述的组合。在一些其他实施例中，再布线结构300中的钝化层320的组成为非本文档来自技高网...

【技术保护点】
一种封装结构，包括：一成型化合物；一集成电路芯片位于该成型化合物中，其中该集成电路芯片具有一芯片边缘；一钝化层位于该集成电路芯片与该成型化合物下；一再布线层位于该钝化层中；以及多个第一凸块经由该再布线层电性连接至该集成电路芯片，其中该些第一凸块位于该芯片边缘之内且沿着该芯片边缘配置；以及多个第二凸块经由该再布线层电性连接至该集成电路芯片，其中该些第二凸块位于该芯片边缘之外且沿着该芯片边缘配置，该些第一凸块与该些第二凸块相邻，该些第一凸块与该芯片边缘分隔，且该些第二凸块与该芯片边缘分隔。

【技术特征摘要】
2016.10.03 US 15/284,4251.一种封装结构，包括：一成型化合物；一集成电路芯片位于该成型化合物中，其中该集成电路芯片具有一芯片边缘；一钝化层位于该集成电路芯片与该成型化合物下；一再布线层位于该钝化层中；以及多个第一凸块经由该...

【专利技术属性】
技术研发人员：邱铭彦，黄信杰，张兢夫，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71