一种基于FPGA的CPRI自适应解码系统及实现方法技术方案

本发明专利技术公开了一种基于FPGA的CPRI自适应解码系统及实现方法。系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA连接。SFP光模块将光信号转换为差分电信号，FPGA芯片完成对CPRI的数据恢复与解码。FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。本系统实现了同一厂家内部设备才能实现的CPRI解码功能。所有数据及帧格式完全符合CPRI国际通用标准。在基站数据处理控制单元、基站收发单元等各种CPRI设备中有广泛的应用价值。

【技术实现步骤摘要】
一种基于FPGA的CPRI自适应解码系统及实现方法
本专利技术涉及光通信、数字通信领域，尤其涉及一种基于FPGA的CPRI自适应解码系统及实现方法。
技术介绍
随着通信及计算机技术的发展，对大量数据进行高速，实时传输的需求越来越多，传统的并行传输技术已经接近理论上限，但仍不能满足需求。因此，高速串行传输技术被越来越多的通信设备采用。高速数据传输对硬件的要求很高（包括芯片接口和电路板走线），而能满足高速传输需求的各种专业IC、ASIC器件不仅价格昂贵，而且功能单一，灵活性低，不能满足用户多样化的需求。特别是在CPRI通信系统中，不同厂商之间扰码密钥的不尽相同，在未开放扰码密钥的情况下，跨厂商的设备之间难以通信，增加了用户的成本，降低了设备的灵活性。
技术实现思路
鉴于现在技术存在的问题，本专利技术提供一种基于FPGA的CPRI自适应解码系统及实现方法。本专利技术的目的就是要解决上述技术中存在的问题，采用FPGA来完成CPRI自适应解码的技术，通过FPGA完成对CPRI信号的解码功能。使用FPGA对CPRI的高速信号进行处理，完成CPRI解码后传输给下一级进行各种处理。本专利技术采取的技术方案是：一种基于FPGA的CPRI自适应解码系统，其特征在于，所述系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分电信号，FPGA芯片用于完成对CPRI的数据恢复与解码。所述的SFP光模块采用Finisar公司的10G光模块；所述的FPGA芯片为Xilinx公司的Kintex7-325T。所述的FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。一种采用基于FPGA的CPRI自适应解码系统的实现方法，其特征在于，有如下步骤：一、Transceiver模块接收SFP光模块的10Gbps的差分数据，对差分数据进行串并转换，最终输出一路数据信号及一路随路时钟信号；二、Frame_head模块接收transceiver模块的数据，在数据中搜寻帧头，在一帧的周期内，如果找到帧头则输出帧同步信号，输出对应的随路地址，否则输出帧失步信号；三、根据CPRI协议规定，紧随帧头不加扰字节后连续的四个控制字节被加扰数据，根据这连续4个字节的加扰前的值与加扰后的值，即可获得加扰的初始密钥；四、Frame_head模块将获取的初始密钥传递给Descrambler模块进行进一步处理；五、Descrambler模块根据初始密钥进一步迭代，推导出后续所有解码比特；依据CPRI协议，解码密钥的迭代算法为：bit[i]与bit[i+3]做异或运算，将其结果填入bit[i+30]中；六、在帧同步状态下，Descrambler模块将按照随路地址搜索帧头，按地址顺序进行解码；如果处于帧失步状态，Descrambler模块不会进行解码，数据原样输出。本专利技术产生的有益效果是：实现了同一厂家内部设备才能实现的CPRI解码功能。本系统中所有数据及帧格式完全符合CPRI国际通用标准。在基站数据处理控制单元（REC）、基站收发单元（RE）等各种CPRI设备中有广泛的应用价值。附图说明图1为本专利技术的系统硬件及主要信号线连接示意图；图2为FPGA内部功能模块示意图；图3为CPRI帧头格式示意图；图4为CPRI密钥获取示意图；图5为解码密钥迭代算法示意图；图6为解码方法示意图。具体实施方式以下结合附图对本专利技术做进一步说明。如图1所示，基于FPGA的CPRI自适应解码系统所述系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分电信号，FPGA芯片用于完成对CPRI的数据恢复与解码。SFP光模块采用Finisar公司的10G光模块；FPGA芯片为Xilinx公司的Kintex7-325T。如图2所示，FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。系统硬件主要有两大部分构成：1）SFP光模块：主要完成对光信号的光电转换，将转换后高速差分信号送入下端。SFP光模块将4915.2Mbit/S（6144.0Mbit/S、9830.4Mbit/S）的光信号转换为差分电信号传入FPGA。2）FPGA：主要完成光模块串行电信号的接收，并完成CPRI信号的数据恢复与解码。最终输出解码后的信号数据、帧同步/失步指示信号、随路地址。硬件及主要信号连接如图1所示。本设计中使用的SFP光模块为Finisar公司的10G光模块，FPGA为Xilinx公司的Kintex7-325T，Kintex7系列FPGA是Xlinx公司开发的中端FPGA，集成了SERDES（高速串行收发器），DDR控制器等通信系统中常用功能的IP硬核。核心FPGA功能设计：FPGA设计中的主要功能模块如图2所示：1.Transceiver模块实现串并转换功能。Transceiver模块主要是对XilinxFPGA中特有的高速IO的调用，使FPGA的部分IO能对速率高达10Gbps的数据进行收发，该模块中采用了Xilinx公司提供的transceiver模块完成对差分数据的串并转换，最终输出1路数据信号及1路随路时钟信号。2.Frame_head模块实现帧头搜索、帧同步信息输出、随路地址生成、初始密钥获取等功能。Frame_head模块接收transceiver模块的数据，在数据中搜寻帧头，在一帧的周期内，如果找到帧头则输出帧同步信号，否则输出帧失步信号。CPRI的帧头结构如图3所示。图3中每一个格子代表1字节（8bit）数据，帧头的头两个字节（K28.5，D16.2/D5.6）不进行扰码，据此可以找到帧头，并输出对应的随路地址，K28.5对应的地址为0，每隔1字节数据地址加1。紧随帧头不加扰字节后连续的4个控制字节被加扰，根据CPRI协议规定，这4个控制字节在加扰前的值固定且已知，即4个D5.6。根据这连续4个字节的加扰前的值与加扰后的值，可以获得加扰的初始密钥，具体实现方法为，将这连续4字节加扰数据与4个D5.6按对应bit做异或运算，得到4个字节（32bit）的初始密钥，初始密钥获取如图4所示。初始密钥的获取功能在Frame_head模块中实现，Frame_head模块将获取的初始密钥传递给Descrambler模块进行进一步处理。3.Descrambler模块实现密钥迭代推导、数据解码等功能。帧同步状态下，Descrambler模块将按照随路地址搜索帧头，按地址顺序进行解码。如果处于帧失步状态，Descrambler模块不会进行解码，数据原样输出。解码的初始密钥已由Frame_head模块给出，Descrambler模块需要根据初始密钥进一步迭代，推导出后续所有解码比特。依据协议，解码密钥的迭代算法为，bit[i]与bit[i+3]做异或运算，其结果填入bit[i+30]中，即依据已知比特推导出后续比特，其中本文档来自技高网...

【技术保护点】
一种基于FPGA的CPRI自适应解码系统，其特征在于，所述系统包括SFP光模块和FPGA芯片， SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分电信号，FPGA芯片用于完成对CPRI的数据恢复与解码。

【技术特征摘要】
1.一种基于FPGA的CPRI自适应解码系统，其特征在于，所述系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分电信号，FPGA芯片用于完成对CPRI的数据恢复与解码。2.根据权利要求1所述的一种基于FPGA的CPRI自适应解码系统，其特征在于，所述的SFP光模块采用Finisar公司的10G光模块；所述的FPGA芯片为Xilinx公司的Kintex7-325T。3.根据权利要求2所述的一种基于FPGA的CPRI自适应解码系统，其特征在于，所述的FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。4.一种采用如权利要求1、权利要求2或权利要求3所述的基于FPGA的CPRI自适应解码系统的实现方法，其特征在于，有如下步骤：一、Transceiver模...

【专利技术属性】
技术研发人员：安涛，高海源，陈伟峰，李斌，张晓峰，
申请(专利权)人：天津光电通信技术有限公司，
类型：发明
国别省市：天津,12