半导体装置制造方法及图纸

本发明专利技术的实施方式提供一种能够抑制寄生晶体管的动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。栅极电极隔着第1绝缘部设置在第1半导体区域中及第2半导体区域中，且在第1方向上延伸。第1电极设置在第3半导体区域之上，且与第3半导体区域电连接。第2绝缘部在第1半导体区域中与栅极电极相隔，且在第2方向上延伸。第3绝缘部具有在第1方向上延伸的第1绝缘部分。第1绝缘部分在第2方向上位于栅极电极与第2绝缘部之间。第2电极设置在第2绝缘部及第3绝缘部之上，且与栅极电极电连接。

Semiconductor device

The embodiment of the present invention provides a semiconductor device that can suppress the action of a parasitic transistor. The semiconductor device has first conductive first semiconductor regions, second conductive second semiconductor regions, first conductive third semiconductor regions, grid electrodes, first electrodes, second insulating parts, third insulating parts and 2 electrodes. The gate electrode is separated from the first insulating part in the first semiconductor region and in the 2 semiconductor region, and extends in the first direction. The first electrode is set above the third semiconductor region and is electrically connected to the third semiconductor region. The second insulating part is separated from the gate electrode in the first semiconductor region and extends in the second direction. The third insulation part has a first insulation part that extends in the first direction. The first insulating part is located between the gate electrode and the second insulating part in the second direction. The second electrode is set on the second insulation and the 3 insulation, and is electrically connected with the gate electrode.

【技术实现步骤摘要】
半导体装置[相关申请]本申请享有以日本专利申请2016-180766号(申请日：2016年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置。
技术介绍
MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)等半导体装置具有寄生晶体管。该寄生晶体管较理想的是难以动作。
技术实现思路
本专利技术提供一种能够抑制寄生晶体管的动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。所述第2半导体区域选择性设置在所述第1半导体区域之上。所述第3半导体区域选择性设置在所述第2半导体区域之上。所述栅极电极隔着第1绝缘部设置在所述第1半导体区域中及所述第2半导体区域中。所述栅极电极在第1方向上延伸。所述第1电极设置在所述第3半导体区域之上。所述第1电极与所述第3半导体区域电连接。所述第2绝缘部在所述第1半导体区域中与所述栅极电极本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于包括：第1导电型的第1半导体区域；第2导电型的第2半导体区域，选择性设置在所述第1半导体区域之上；第1导电型的第3半导体区域，选择性设置在所述第2半导体区域之上；栅极电极，隔着第1绝缘部设置在所述第1半导体区域中及所述第2半导体区域中，且在第1方向上延伸；第1电极，设置在所述第3半导体区域之上，且与所述第3半导体区域电连接；第2绝缘部，在所述第1半导体区域中与所述栅极电极相隔，且在与所述第1方向交叉的第2方向上延伸；第3绝缘部，具有在所述第1方向上延伸的第1绝缘部分，且所述第1绝缘部分在所述第2方向上位于所述栅极电极与所述第2绝缘部之间，所述第3绝缘部在所述第1半导体...

【技术特征摘要】
2016.09.15 JP 2016-1807661.一种半导体装置，其特征在于包括：第1导电型的第1半导体区域；第2导电型的第2半导体区域，选择性设置在所述第1半导体区域之上；第1导电型的第3半导体区域，选择性设置在所述第2半导体区域之上；栅极电极，隔着第1绝缘部设置在所述第1半导体区域中及所述第2半导体区域中，且在第1方向上延伸；第1电极，设置在所述第3半导体区域之上，且与所述第3半导体区域电连接；第2绝缘部，在所述第1半导体区域中与所述栅极电极相隔，且在与所述第1方向交叉的第2方向上延伸；第3绝缘部，具有在所述第1方向上延伸的第1绝缘部分，且所述第1绝缘部分在所述第2方向上位于所述栅极电极与所述第2绝缘部之间，所述第3绝缘部在所述第1半导体区域中与所述栅极电极及所述第2绝缘部相隔；及第2电极，设置在所述第2绝缘部及所述第3绝缘部之上，且与所述栅极电极电连接。2.根据权利要求1所述的半导体装置，其特征在于：所述栅极电极在所述第2方向上设置着多个，所述第2绝缘部在所述第1方向上设置着多个，所述第1绝缘部分在所述第2方向上，位于所述多个栅极电极与所述多个第2绝缘部之间。3.根据权利要求1所述的半导体装置，其特征在于：所述栅极电极在所述第2方向上设置着多个，所述第2绝缘部在所述第1方向上设置着多个，所述第3绝缘部还具有在所述第2方向上延伸的第2绝缘部分，且所述第1绝缘部分在所述第2方向上，位于所述多个栅极电极的一部分与所述多个第2绝缘部之间，所述第2绝缘部分在所述第1方向上，位于所述多个栅极电极的另一部分与所述多个第2绝缘部之间。4.根据权利要求1所述的半导体装置，其特征在于还包括：第1导电部，设置在所述第2绝缘部中；及第2导电部，设置在所述第3绝缘部中；且所述第1导电部在所述第2方向上延伸，所述第2导电部具有在所述第1绝缘部分中沿着所述第1方向延伸的第1导电部分；所述第1导电部及所述第2导电部与所述第1电极及所述第2电极电分离。5.一种半导体装置，其特征在于包括：第1导电型的第1半导体区域；第2导电型的第2半导体区域，选择性设置在所述第1半导体区域之上；第1导电型的第3半导体区域，选择性设置在所述第2半导体区域之上；栅极电极，隔着第1绝缘部设置在所述第1半导体区域中及所述第2半导体区域中，且在第1方向上延伸；第1电极，设置在所述第3半导体区域之上，且与所述第3半导体区域电连接；第2绝缘部，在所述第1半导体区域中与所...

【专利技术属性】
技术研发人员：下村纱矢，加藤浩朗，小林研也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP