使用位线缺陷信息解码数据制造技术

一种数据存储装置包含存储器，该存储器包含配置为存储数据的多个存储元件。多个存储元件包含存储元件的第一组和存储元件的第二组。数据存储装置还包含选择模块，该选择模块配置为撷取影响存储元件的第一组的第一位线缺陷信息和撷取影响存储元件的第二组的第二位线缺陷信息。

Using bit line defect information to decode data

A data storage device contains memory, which contains a plurality of storage elements that are configured to store data. Multiple storage elements include a first set of storage elements and second groups of storage elements. The data storage device also includes a selection module, which is configured to retrieve the first bit line defect information that affects the first set of storage elements and retrieve second bits of defect information that affects the second set of storage elements.

【技术实现步骤摘要】
【国外来华专利技术】使用位线缺陷信息解码数据
本公开总体上涉及使用位线缺陷信息来解码数据。
技术介绍
数据存储装置可以包含诸如错误校正码(ECC)引擎的解码器，其用于校正存储在数据存储装置的存储器处的数据中的错误。一些ECC引擎使用软位(softbit)，该软位指示一个或多个位是正确(或错误)的概率，以便解码数据的表示(representation)和校正一个或多个错误。用于产生软位的一种类型的信息是位线缺陷信息。位线缺陷信息可以指示存储器的哪个位线是“坏位线”(badbitline)。坏位线是指具有缺陷(例如，故障、瑕疵和/或“错误”)的位线。耦合到坏位线的至少一些存储元件可能具有存储错误数据的高可能性。第一种类型的位线缺陷称为“闭合缺陷”(例如，短路)。当一个位线与另一个位线接触时，发生闭合缺陷，使得耦合到两个位线的所有存储元件具有存储错误数据的高可能性。第二种类型的位线缺陷称为“开路缺陷”(例如，“开路”)。当位线中存在“中断”时，发生开路缺陷。在中断的一侧上的存储元件具有存储错误数据的高可能性，但是中断的另一侧上的存储元件不具有存储错误数据的增加的可能性。在数据存储装置的制造和生产期间，进行测试来标识存储器处的坏位线(例如，具有闭合缺陷和开路缺陷的位线)。整个存储器的位线缺陷信息存储在存储器处，并且用于产生软位，该软位对于ECC引擎在解码数据中的使用是可用的。因为具有开路缺陷的位线被标识为坏位线，所以不具有存储错误数据的高可能性的至少一些存储元件(例如，在位线中的中断的一侧上的存储元件)被错误地标识为具有存储错误数据的高可能性。向解码器提供软位(该软位错误地将位标识为具有很高的错误可能性)降低了解码器的效率，其增加了在解码过程期间的解码器的处理时间和功率消耗。附图说明图1系统的特定说明性示例的框图，该系统配置为使用位线缺陷信息来解码存储在数据存储装置的存储器的存储元件的组处的数据，该位线缺陷信息标识具有影响存储元件的组的缺陷的位线。图2是示出了图1的存储器104的多个区块以及具有开路缺陷的多个位线的框图。图3是示出了图1的数据存储装置的控制器的操作的方法的特定示例的流程图；以及图4是示出了图1的数据存储装置的存储器的操作的方法的特定示例的流程图。具体实施方式参考附图来描述特定实施方式。在说明书中，所有附图中的共同的特征由共同的附图标记指定。如本文所使用的，用于修饰元件(诸如结构、组件、操作等)的序数术语(例如，“第一”、“第二”、“第三”等)本身不指示元件相对于另一个元件的任何优先级或顺序，而仅仅是将该元件与具有相同名称的另一个元件区分开来(但是为了使用序数术语)。参考图1，描绘了系统的特定说明性示例并将其总体指定为100。系统100包含数据存储装置102和存取装置150。数据存储装置102包含控制器120和耦合到控制器120的存储器104。在一些实施方式中，存储器104是非易失性存储器。在其他实施方式中，存储器104是易失性存储器。存储器104可以包含配置为存储数据的多个存储元件，诸如存储元件的第一组103和存储元件的第二组105。存储元件的第一组103和存储元件的第二组105可以耦合到位线的公共集合。存储器104还可以存储与存储元件的组相关联的位线缺陷信息。存储器104可以包含多个裸芯，并且每个裸芯可以组织成存储元件的多个组(例如，区块、逻辑页和/或物理页)。位线缺陷信息可以对应于裸芯的一部分(例如，存储元件的组)，而不是裸芯的整体。与存储器104的存储元件的特定组相关联或相对应的位线缺陷信息标识具有缺陷(例如，故障、瑕疵或“错误”)的一个或多个位线，该缺陷影响(例如，施加影响于)存储元件的特定组。在一些实施方式中，存储元件的特定组对应于存储器104的特定区块。在其他实施方式中，存储元件的特定组可以对应于存储器104的字线或者存储器104的字线的组。位线缺陷信息不标识具有不影响存储元件的特定组的缺陷的位线。例如，仅当开路缺陷影响存储器104的存储元件的特定组中的存储元件(例如，如果开路缺陷使得存储元件的特定组中的存储元件具有存储错误数据的高可能性)，则对应于存储元件的特定组的位线缺陷信息可以标识具有开路缺陷的位线。指示具有影响存储元件的特定组的缺陷的位线的位线缺陷信息可以由控制器120使用，以增加速度并且降低数据解码过程的功率消耗，如本文进一步所描述的。存储器104可以配置为存储存储器104的存储元件的不同组(例如，区块)的位线缺陷信息。例如，存储器104的专用部分142可以存储与存储器104的存储元件103的第一组(例如，第一区块)相关联的第一位线缺陷信息134，并且专用部分142可以存储与存储器104的存储元件105的第二组(例如，第二区块)相关联的第二位线缺陷信息135。第一位线缺陷信息134和第二位线缺陷信息135各自标识具有影响存储元件的对应组的缺陷(例如，位线错误)的位线。例如，第一位线缺陷信息134可以标识具有影响存储元件的第一组103的缺陷的位线。第一位线缺陷信息134可以标识具有影响整个位线的“闭合缺陷”(例如，短路)的位线、以及具有影响存储元件的第一组103的“开路缺陷”(例如，中断)的位线。“影响”或者“施加影响于”存储元件的第一组103的开路缺陷是指位于存储元件的第一组103中的字线的特定侧上的位线中的中断，使得耦合到字线的存储元件具有存储错误数据的高可能性。第一位线缺陷信息134不标识具有不影响存储元件的第一组103的开路缺陷的位线。参考图2进一步描述了开路缺陷。第二位线缺陷信息135可以标识具有影响存储元件的第二组105的缺陷的位线。因为影响存储元件的第一组103的一个或多个开路缺陷可以不影响存储元件的第二组105或者反之亦然，所以第一位线缺陷信息134可以不同于第二位线缺陷信息135。为了撷取(retrieve)位线缺陷信息，存储器104包含选择模块144。选择模块144可以配置为撷取影响存储元件的第一组103的第一位线缺陷信息134，并且选择模块144可以配置为撷取影响存储元件的第二组105的第二位线缺陷信息。在特定实施方式中，第一位线缺陷信息134和第二位线缺陷信息135可以存储在存储器104处的表格中。选择模块144可以配置为基于从控制器120接收的对数据的请求中的地址来撷取位线缺陷信息。举例来说，存储器104可以接收对数据130的第一请求，该第一请求指示读取数据存储在存储器104处的第一地址。响应于确定第一地址对应于存储元件的第一组103，选择模块144可以撷取第一位线缺陷信息134。可以将第一位线缺陷信息134以及存储在存储元件的第一组103处的第一读取数据132的表示提供给控制器120，并且控制器120可以使用第一位线缺陷信息134来解码第一读取数据132的表示。控制器120可以配置为接收影响存储元件的特定组的位线缺陷信息，并且配置为在存储在存储元件的特定组处的读取数据的解码过程期间使用位线缺陷信息。控制器120可以配置为从存储器104接收第一位线缺陷信息134，并且配置为基于从存储元件的第一组103感测到的信息和第一位线缺陷信息134来产生软位的第一集合172(例如，概率信息)。例如，控制器120的软位发生器170可以配置为基于第一位线缺陷信息13本文档来自技高网...

【技术保护点】
一种数据存储装置，包括：存储器，其包含配置为存储数据的多个存储元件，其中所述多个存储元件包含存储元件的第一组和存储元件的第二组；以及选择模块，其配置为撷取影响所述存储元件的第一组的第一位线缺陷信息和撷取影响所述存储元件的第二组的第二位线缺陷信息。

【技术特征摘要】
【国外来华专利技术】2015.07.29 US 14/812,3621.一种数据存储装置，包括：存储器，其包含配置为存储数据的多个存储元件，其中所述多个存储元件包含存储元件的第一组和存储元件的第二组；以及选择模块，其配置为撷取影响所述存储元件的第一组的第一位线缺陷信息和撷取影响所述存储元件的第二组的第二位线缺陷信息。2.如权利要求1所述的数据存储装置，其中所述存储器配置为存储位线缺陷信息的表格，其中所述表格中的第一条目包含所述第一位线缺陷信息，并且其中所述表格中的第二条目包含所述第二位线缺陷信息。3.如权利要求1所述的数据存储装置，其中所述选择模块配置为响应于与所述存储元件的第一组相对应的第一地址来撷取所述第一位线缺陷信息，其中所述第一地址由对数据的第一请求指示，其中所述选择模块配置为响应于与所述存储元件的第二组相对应的第二地址来撷取所述第二位线缺陷信息，并且其中所述第二地址由对数据的第二请求指示。4.如权利要求1所述的数据存储装置，还包括读取/写入电路，所述读取/写入电路配置为响应于来自控制器的对第一读取数据的请求来感测存储在所述存储元件的第一组处的所述第一读取数据，其中响应于所述对第一读取数据的请求来向所述控制器提供所述第一读取数据的表示和所述第一位线缺陷信息。5.如权利要求4所述的数据存储装置，其中在第一时间段期间感测所述第一读取数据，其中在第二时间段期间撷取所述第一位线缺陷信息，并且其中所述第二时间段的至少一部分与所述第一时间段重叠。6.如权利要求1所述的数据存储装置，其中所述存储器包含只读存储器(ROM)熔丝，所述只读存储器(ROM)熔丝配置为存储所述第一位线缺陷信息和所述第二位线缺陷信息。7.如权利要求1所述的数据存储装置，其中所述存储器包含单级单元(SLC)存储元件，其配置为存储所述第一位线缺陷信息和所述第二位线缺陷信息。8.如权利要求1所述的数据存储装置，其中所述存储器包括非易失性存储器。9.一种数据存储装置，包括：存储器，其包含多个存储元件；以及控制器，其耦合到所述存储器，所述控制器配置为：从所述存储器接收第一位线缺陷信息，其中所述第一位线缺陷信息标识具有影响所述多个存储元件中的存储元件的第一组的缺陷的位线；从所述存储器接收第二位线缺陷信息，其中所述第二位线缺陷信息标识具有影响所述多个存储元件中的存储元件的第二组的缺陷的位线；基于所述第一位线缺陷信息来产生软位的第一集合；并且基于所述第二位线缺陷信息来产生软位的第二集合。10.如权利要求9所述的数据存储装置，其中所述控制器配置为向所述存储器发送对第一读取数据的请求，并且配置为响应于发送所述对第一读取数据的请求来接收所述第一读取数据的表示和所述第一位线缺陷信息。1...

【专利技术属性】
技术研发人员：R本鲁比，M施利克，M科恩，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US