用于时钟和数据恢复的多模式相位频率检测器制造技术

时钟和数据恢复(CDR)电路产生同相时钟、从该同相时钟偏移90度的正交时钟、以及从该同相时钟偏移90度的分数的辅助时钟。数据采样器根据同相、正交和辅助时钟对数据信号进行循环地采样以形成样本组，每个组包括同相样本、正交样本、以及辅助样本。CDR逻辑电路处理这些样本以形成每个组的定时字。

【技术实现步骤摘要】
【国外来华专利技术】用于时钟和数据恢复的多模式相位频率检测器L·孙、Z·朱、M·李和X·孔相关申请的交叉引用本申请要求于2015年6月23日提交的美国专利申请No.14/747,789的权益。
本申请涉及改进时钟和数据恢复(CDR)电路，尤其涉及此类电路的相位频率检测。背景常规地，高速数据通信系统在没有任何附加定时参考的情况下传送数据。此类嵌入式时钟系统中的接收机包括时钟和数据恢复(CDR)电路，其响应于收到数据中的二进制转变来检索时钟。出于该原因，嵌入式时钟系统通常对数据进行编码以防止连贯的二进制1或0的长序列，以便确保存在足够的二进制转变以使得CDR电路能够检索时钟。为了执行时钟检索，CDR电路通常使用某种形式的相位检测器电路。尽管相位检测器允许CDR电路检测二进制转变，但是此类不具有频率检测的检测可能是有问题的。具体而言，该CDR电路可被锁定到不正确的频率上，而非期望的时钟频率上(诸如由于抖动的存在)。为了防止此类状况，已开发出具有频率检测器的CDR电路。该频率检测器使得CDR电路能够区分时钟速率与数据速率之间的偏移，以使得时钟不会被不正确地同步。然而，具有频率检测的常规CDR电路是复杂且耗功本文档来自技高网...

【技术保护点】
一种时钟和数据恢复(CDR)电路，包括：相位内插器，其被配置成从多相时钟的各个相位进行内插以提供同相时钟、在相位上从所述同相时钟偏移正交相位偏移的正交时钟、以及在相位上从所述同相时钟偏移所述正交相位偏移的分数的辅助时钟；数据采样器，其被配置成对数据信号进行采样以形成包括响应于所述同相时钟而采样的同相样本、响应于所述正交时钟而采样的正交样本、以及响应于所述辅助时钟而采样的辅助样本的样本组；以及CDR逻辑电路，其被配置成处理来自所述样本组的第一对样本并且处理来自所述样本组的其余第二对样本以控制由所述相位内插器进行的所述内插。

【技术特征摘要】
【国外来华专利技术】2015.06.23 US 14/747,7891.一种时钟和数据恢复(CDR)电路，包括：相位内插器，其被配置成从多相时钟的各个相位进行内插以提供同相时钟、在相位上从所述同相时钟偏移正交相位偏移的正交时钟、以及在相位上从所述同相时钟偏移所述正交相位偏移的分数的辅助时钟；数据采样器，其被配置成对数据信号进行采样以形成包括响应于所述同相时钟而采样的同相样本、响应于所述正交时钟而采样的正交样本、以及响应于所述辅助时钟而采样的辅助样本的样本组；以及CDR逻辑电路，其被配置成处理来自所述样本组的第一对样本并且处理来自所述样本组的其余第二对样本以控制由所述相位内插器进行的所述内插。2.如权利要求1所述的CDR电路，其特征在于，所述第一对样本包括所述同相样本和所述辅助样本，并且其中所述其余第二对样本包括所述辅助样本和所述正交样本。3.如权利要求1所述的CDR电路，其特征在于，所述CDR逻辑电路包括：第一逻辑门，其被配置成基于所述第一对样本来确定定时字的第一比特；第二逻辑门，其被配置成基于所述其余第二对样本来确定所述定时字的第二比特；以及相位内插器控制电路，其被配置成响应于所述定时字来控制所述相位内插器。4.如权利要求3所述的CDR电路，其特征在于，所述第一逻辑门包括第一XOR门，并且其中所述第二逻辑门包括第二XOR门，所述定时字包括从所述第一比特和所述第二比特形成的两比特定时字。5.如权利要求3所述的CDR电路，其特征在于，所述相位内插器控制电路被进一步配置成将所述定时字与先前计算出的定时字进行比较，并且其中所述相位内插器控制电路被进一步配置成响应于所述比较来控制所述相位内插器。6.如权利要求3所述的CDR电路，其特征在于，所述第一逻辑门和所述第二逻辑门被配置成生成所述定时字，以使得所述定时字取决于所述同相数据样本是否是在所述数据信号的当前数据循环的三个分开的区域中的一者中获取的而等于三个可能值中的一者，并且其中所述相位内插器控制电路被进一步配置成响应于所述定时字等于所述三个可能值中的哪一者而改变由所述相位内插器进行的所述内插。7.如权利要求6所述的CDR电路，其特征在于，所述相位内插器控制电路被进一步配置成响应于所述定时字指示所述同相时钟的边沿与对先前数据循环的同相时钟采样相比已跨所述当前数据循环的开始发生转变而改变由所述相位内插器进行的所述内插。8.如权利要求7所述的CDR电路，其特征在于，所述相位内插器控制电路被进一步配置成响应于所述定时字指示所述同相时钟边沿在第一方向上跨所述当前数据循环的开始发生转变而命令所述相位内插器增加所述同相时钟的相位，并且响应于所述定时字指示所述同相时钟边沿在与所述第一方向相对的第二方向上跨所述当前数据循环的开始发生转变而命令所述相位内插器减小所述同相时钟的相位。9.如权利要求6所述的CDR电路，其特征在于，所述相位内插器控制电路被进一步配置成响应于所述定时字指示所述同相数据样本是从所述当前数据循环的区域中的特定的一个区域获取的而命令所述相位内插器改变所述同相时钟的相位。10.如权...

【专利技术属性】
技术研发人员：L·孙，Z·朱，M·李，X·孔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US