栅极驱动单元、驱动方法和栅极驱动电路技术

本发明专利技术提供一种栅极驱动单元、驱动方法和栅极驱动电路。所述栅极驱动单元包括输入信号端、移位信号输出端、移位反相信号输出端、正相移位时钟信号输入端、反相移位时钟信号输入端、第一控制时钟信号输入端、第二控制时钟信号输入端、第一栅极驱动信号输出端、第二栅极驱动信号输出端、移位寄存器模块和控制输出模块；所述控制输出模块包括第一控制输出子模块和第二控制输出子模块。本发明专利技术解决现有的栅极驱动单元只能输出一个栅极驱动信号，不能配合集成存储器像素单元使用，不能提供用于驱动集成存储器像素单元的两个相互独立输出，互不干扰的栅极驱动信号的问题。

Gate drive unit, drive method and gate drive circuit

The present invention provides a gate drive unit, a driving method and a gate drive circuit. The gate driving unit comprises a signal input end and the signal output end, shift phase shift signal output end, positive phase shift clock signal input, phase shift clock signal input end, a first control input clock signal, the second clock control signal input terminal, the first gate driving signal output terminal and the second gate driving signal output terminal and the shift register module and output control module; the control output module includes a first control output module and control output module second. The invention solves the gate driving unit can output a gate driving signal, not with integrated memory pixel unit, can not provide integrated memory for driving the pixel unit two independent output gate drive signal without mutual interference problems.

【技术实现步骤摘要】
栅极驱动单元、驱动方法和栅极驱动电路
本专利技术涉及显示驱动
，尤其涉及一种栅极驱动单元、驱动方法和栅极驱动电路。
技术介绍
如图1所示，现有的集成存储器像素单元包括信号写入模块、锁存器以及显示模块。在图1中，标号为M1的为第一n型晶体管，标号为M1’的为第一p型晶体管，标号为M2的为第二n型晶体管，标号为M2’的为第二p型晶体管，标号为M3的为第三晶体管，标号为M4的为第五晶体管，标号为M5的为第五晶体管，标号为M6的为第六晶体管，标号为M7的为第七晶体管。所述信号写入模块包括M5和M7，M5的栅极和M7的栅极都与第一栅极驱动信号输出端GateA连接。所述锁存器包括M1、M2、M1’和M2’。所述显示模块包括M3、M4和M6。在图1中，标号为P的为像素电极，标号为N的为第一节点，标号为Q的为正相节点，标号为Q’的为反相节点；M6的栅极与第二栅极驱动信号输出端GateB连接。如图1所示的集成存储器像素单元包括两个栅极驱动信号输出端。当像素信号写入时，像素不显示；当像素显示时，无像素信号写入，也即GateA和GateB分时单独驱动。高电压VDD和低电压VSS确保锁存器，在图1中，FRP为常黑信号，Data为数据线。在像素信号写入时，M5打开，将数据线Data上的数据电压信号写入锁存器内，若数据电压信号为低电平，则Q的电位为低电平，Q’的电位为高电平，M4打开，N的电位即为所述数据电压信号的电位；若Data上的数据电压信号高电平，则Q的电位为高电平，Q’的电位为低电平，M3打开，第一节点N接入常黑信号FRP，GateB控制M6管打开后，像素电极P的电位即为第一节点N的电位。现有的栅极驱动单元只能输出一个栅极驱动信号，不能配合集成存储器像素单元使用，不能提供用于驱动集成存储器像素单元的两个相互独立输出，互不干扰的栅极驱动信号。
技术实现思路
本专利技术的主要目的在于提供一种栅极驱动单元、驱动方法和栅极驱动电路，解决现有的栅极驱动单元只能输出一个栅极驱动信号，不能配合集成存储器像素单元使用，不能提供用于驱动集成存储器像素单元的两个相互独立输出，互不干扰的栅极驱动信号的问题。为了达到上述目的，本专利技术提供了一种栅极驱动单元，用于驱动集成存储器像素单元，其特征在于，所述栅极驱动单元包括输入信号端、移位信号输出端、移位反相信号输出端、正相移位时钟信号输入端、反相移位时钟信号输入端、第一控制时钟信号输入端、第二控制时钟信号输入端、第一栅极驱动信号输出端、第二栅极驱动信号输出端、移位寄存器模块和控制输出模块；所述控制输出模块包括第一控制输出子模块和第二控制输出子模块；所述移位寄存器模块用于在所述正相时钟信号输入端、所述反相移位时钟信号输入端和所述正相使能端的控制下，根据所述输入信号端输入的输入信号得到移位反相信号和移位信号；所述第一控制输出子模块用于在所述第一控制时钟信号输入端和第一使能端的控制下，根据所述移位信号和所述移位反相信号生成第一栅极驱动信号，并通过所述第一栅极驱动信号输出端输出所述第一栅极驱动信号；以及，所述第二控制输出子模块用于在所述第二控制时钟信号输入端和反相使能端的控制下，根据所述移位信号和所述移位反相信号生成第二栅极驱动信号，并通过所述第二栅极驱动信号输出端输出所述第二栅极驱动信号。实施时，所述栅极驱动单元还包括电源电压信号输出端和电源电压信号输出模块；所述电源电压信号输出模块与所述电源电压信号输出端、所述移位信号输出端和第二使能端连接，用于在所述第二使能端的控制下根据所述移位信号生成电源电压信号，并通过所述电源电压信号输出端输出所述电源电压信号。实施时，所述栅极驱动单元包括M个控制输出模块、M个电源电压信号输出模块、M个第一控制时钟信号输入端、M个第二控制时钟信号输入端、M个第一栅极驱动信号输出端、M个第二栅极驱动信号输出端和M个电源电压信号输出端；M为正整数；一所述控制输出模块包括的第一控制输出子模块与一所述第一控制时钟信号输入端和一所述第一栅极驱动信号输出端对应连接；一所述控制输出模块包括的第二控制输出子模块与一所述第二控制时钟信号输入端和一所述第二栅极驱动信号输出端对应连接；一所述电源电压信号输出模块与一所述电源电压信号输出端对应连接。实施时，所述移位寄存器模块包括：第一三态门，正相控制端与所述反相移位时钟信号输入端连接，反相控制端与所述正相移位时钟信号输入端连接，输入端与所述输入信号端连接；移位控制晶体管，栅极与所述正相使能端连接，第一极与所述第一三态门的输出端连接，第二极与第一电压输入端连接；第一移位反相器，输入端与所述第一三态门的输出端连接；第二三态门，正相控制端与所述正相移位时钟信号输入端连接，反相控制端与所述反相移位时钟信号输入端连接，输入端与所述移位反相器的输出端连接，输出端与所述第一三态门的输出端连接；与非门，第一输入端与所述正相移位时钟信号输入端连接，第二输入端与所述第一移位反相器的输出端连接；以及，第二移位反相器，输入端与所述移位反相端和所述与非门的输出端连接，输出端与所述移位输出端连接；所述第一控制输出子模块包括：第一控制输出传输门，正相控制端与所述移位信号输出端连接，反相控制端与所述移位反相信号输出端连接，输入端与所述第一控制时钟信号输入端连接；第二控制输出传输门，正相控制端与移位反相信号输出端连接，反相控制端与所述移位信号输出端连接，输入端与所述第一使能端连接；第一控制输出反相器，输入端与所述第一控制输出传输门的输出端和所述第二控制输出传输门的输出端连接；以及，第二控制输出反相器，输入端与所述第一控制输出反相器的输出端连接，输出端与所述第一栅极驱动信号输出端连接；所述第二控制输出子模块包括：第三控制输出传输门，正相控制端与所述移位信号输出端连接，反相控制端与所述移位反相信号输出端连接，输入端与所述第二控制时钟信号输入端连接；第四控制输出传输门，正相控制端与所述移位反相信号输出端连接，反相控制端与所述移位信号输出端连接，输入端与所述反相使能端连接；第三控制输出反相器，输入端与所述第三控制输出传输门的输出端和所述第四控制输出传输门的输出端连接；以及、第四控制输出反相器，输入端与所述第三控制输出反相器的输出端连接，输出端与所述第二栅极驱动信号输出端连接。实施时，所述电源电压信号输出模块包括：电源电压信号输出传输门，正相控制端与所述移位信号输出端连接，反相控制端与所述移位反相信号输出端连接，输入端与所述第二使能端连接；第一电源电压信号输出晶体管，栅极与所述移位信号输出端连接，第一极与所述电源电压信号输出传输门的输出端连接，第二极与所述第一电压输入端连接；电源电压信号输出反相器，输入端与所述电源电压信号输出传输门的输出端连接；第二电源电压信号输出晶体管，栅极与所述电源电压信号输出传输门的输出端连接，第一极与所述第二电压输入端连接，第二极与所述电源电压信号输出端连接；以及，第三电源电压信号输出晶体管，栅极与所述电源电压信号输出反相器的输出端连接，第一极与所述第一电压输入端连接，第二极与所述电源电压信号输出端连接。本专利技术还提供了一种栅极驱动单元的驱动方法，应用于上述的栅极驱动单元，所述栅极驱动单元的驱动方法包括：移位寄存器模块在时钟信号输入端和正相使能端的控制下，根据输入信号本文档来自技高网...

【技术保护点】
一种栅极驱动单元，用于驱动集成存储器像素单元，其特征在于，所述栅极驱动单元包括输入信号端、移位信号输出端、移位反相信号输出端、正相移位时钟信号输入端、反相移位时钟信号输入端、第一控制时钟信号输入端、第二控制时钟信号输入端、第一栅极驱动信号输出端、第二栅极驱动信号输出端、移位寄存器模块和控制输出模块；所述控制输出模块包括第一控制输出子模块和第二控制输出子模块；所述移位寄存器模块用于在所述正相时钟信号输入端、所述反相移位时钟信号输入端和所述正相使能端的控制下，根据所述输入信号端输入的输入信号得到移位反相信号和移位信号；所述第一控制输出子模块用于在所述第一控制时钟信号输入端和第一使能端的控制下，根据所述移位信号和所述移位反相信号生成第一栅极驱动信号，并通过所述第一栅极驱动信号输出端输出所述第一栅极驱动信号；以及，所述第二控制输出子模块用于在所述第二控制时钟信号输入端和反相使能端的控制下，根据所述移位信号和所述移位反相信号生成第二栅极驱动信号，并通过所述第二栅极驱动信号输出端输出所述第二栅极驱动信号。

【技术特征摘要】
1.一种栅极驱动单元，用于驱动集成存储器像素单元，其特征在于，所述栅极驱动单元包括输入信号端、移位信号输出端、移位反相信号输出端、正相移位时钟信号输入端、反相移位时钟信号输入端、第一控制时钟信号输入端、第二控制时钟信号输入端、第一栅极驱动信号输出端、第二栅极驱动信号输出端、移位寄存器模块和控制输出模块；所述控制输出模块包括第一控制输出子模块和第二控制输出子模块；所述移位寄存器模块用于在所述正相时钟信号输入端、所述反相移位时钟信号输入端和所述正相使能端的控制下，根据所述输入信号端输入的输入信号得到移位反相信号和移位信号；所述第一控制输出子模块用于在所述第一控制时钟信号输入端和第一使能端的控制下，根据所述移位信号和所述移位反相信号生成第一栅极驱动信号，并通过所述第一栅极驱动信号输出端输出所述第一栅极驱动信号；以及，所述第二控制输出子模块用于在所述第二控制时钟信号输入端和反相使能端的控制下，根据所述移位信号和所述移位反相信号生成第二栅极驱动信号，并通过所述第二栅极驱动信号输出端输出所述第二栅极驱动信号。2.如权利要求1所述的栅极驱动单元，其特征在于，所述栅极驱动单元还包括电源电压信号输出端和电源电压信号输出模块；所述电源电压信号输出模块与所述电源电压信号输出端、所述移位信号输出端和第二使能端连接，用于在所述第二使能端的控制下根据所述移位信号生成电源电压信号，并通过所述电源电压信号输出端输出所述电源电压信号。3.如权利要求2所述的栅极驱动单元，其特征在于，所述栅极驱动单元包括M个控制输出模块、M个电源电压信号输出模块、M个第一控制时钟信号输入端、M个第二控制时钟信号输入端、M个第一栅极驱动信号输出端、M个第二栅极驱动信号输出端和M个电源电压信号输出端；M为正整数；一所述控制输出模块包括的第一控制输出子模块与一所述第一控制时钟信号输入端和一所述第一栅极驱动信号输出端对应连接；一所述控制输出模块包括的第二控制输出子模块与一所述第二控制时钟信号输入端和一所述第二栅极驱动信号输出端对应连接；一所述电源电压信号输出模块与一所述电源电压信号输出端对应连接。4.如权利要求1至3中任一权利要求所述的栅极驱动单元，其特征在于，所述移位寄存器模块包括：第一三态门，正相控制端与所述反相移位时钟信号输入端连接，反相控制端与所述正相移位时钟信号输入端连接，输入端与所述输入信号端连接；移位控制晶体管，栅极与所述正相使能端连接，第一极与所述第一三态门的输出端连接，第二极与第一电压输入端连接；第一移位反相器，输入端与所述第一三态门的输出端连接；第二三态门，正相控制端与所述正相移位时钟信号输入端连接，反相控制端与所述反相移位时钟信号输入端连接，输入端与所述移位反相器的输出端连接，输出端与所述第一三态门的输出端连接；与非门，第一输入端与所述正相移位时钟信号输入端连接，第二输入端与所述第一移位反相器的输出端连接；以及，第二移位反相器，输入端与所述移位反相端和所述与非门的输出端连接，输出端与所述移位输出端连接；所述第一控制输出子模块包括：第一控制输出传输门，正相控制端与所述移位信号输出端连接，反相控制端与所述移位反相信号输出端连接，输入端与所述第一控制时钟信号输入端连接；第二控制输出传输门，正相控制端与移位反相信号输出端连接，反相控制端与所述移位信号输出端连接，输入端与所述第一使能端连接；第一控制输出反相器，输入端与所述第一控制输出传输门的输出端和所述第二控制输出传输门的输出端连接；以及，第二控制输出反相器，输入端与所述第一控制输出反相器的输出端连接，输出端与所述第一栅极驱动信号输出端连接；所述第二控制输出子模块包括：第三控制输出传输门，正相控制端与所述移位信号输出端连接，反相控制端与所述移位反相信号输出端连接，输入端与所述第二控制时钟信号输入端连接；第四控制输出传输门，正相控制端与所述移位反相信号输出端连接，反相控制端与所述移位信号输出端连接，输入端与所述反相使能端连接；第三控制输出反相器，输入端与所述第三控制输出传输门的输出端和所述第四控制输出传输门的输出端连接；以及、第四控制输出反相器，输入端与所述第三控制输出反相器的输出端连接，输出端与所述第二栅极驱动信号输出端连接。5.如权利要求2或3所述的栅极驱动单元，其特征在于，所述电源电压信号输出模块包括：电源电压信号输出传输门，正相控制端与所述移位信号输出端连接，反相控制端与所述移位反相信号输出端连接，输入端与所述第二使能端连接；第一电源电压信号输出晶...

【专利技术属性】
技术研发人员：付弋珊，樊君，李付强，王继国，
申请(专利权)人：鄂尔多斯市源盛光电有限责任公司，京东方科技集团股份有限公司，
类型：发明
国别省市：内蒙古,15