一种基于PC104模块的空管时序控制装置制造方法及图纸

本实用新型专利技术属于空中交通管制一次雷达领域，特别涉及一种基于PC104模块的空管时序控制装置。本实用新型专利技术包括PC104计算机电路、FPGA控制电路以及FPGA外围配置电路，所述PC104计算机电路分别与监控主机、FPGA控制电路之间双向通信连接，所述FPGA控制电路与FPGA外围配置电路之间双向通信连接。PC104计算机电路在硬件上与标准的PC体系结构完全兼容，其具备体积小、功能强、可靠性高的特点；FPGA控制电路的网络通信速度快，稳定性好，因此本实用新型专利技术处理数据的速度快，而且处理数据的数量大，本实用新型专利技术的体积小、功耗低、稳定性好。

【技术实现步骤摘要】
一种基于PC104模块的空管时序控制装置
本技术属于空中交通管制一次雷达领域，特别涉及一种基于PC104模块的空管时序控制装置。
技术介绍
雷达时序控制作为高速实时信号处理系统的重要组成部分，对系统的性能稳定性、高可靠性、实时性、高性能有很高的要求。现代雷达中，雷达的工作周期越来越短，周期内要处理的数据量巨大，信号复杂，要实现雷达整机时序控制系统的时钟分频，数据信号处理，数据存储和转发等系统功能，是一种很严峻的挑战。对于处理时间己经十分紧张的现有FPGA来说，无法满足实际的专用需求，而且功耗较高，稳定性差。
技术实现思路
本技术为了克服上述现有技术的不足，提供了一种体积小、功耗低、稳定性好的基于PC104模块的空管时序控制装置。为实现上述目的，本技术采用了以下技术措施：一种基于PC104模块的空管时序控制装置包括PC104计算机电路、FPGA控制电路以及FPGA外围配置电路，所述PC104计算机电路分别与监控主机、FPGA控制电路之间双向通信连接，所述FPGA控制电路与FPGA外围配置电路之间双向通信连接。本技术还可以通过以下技术措施进一步实现。优选的，所述PC104计算机电路包括芯片型号为南京倍柏系统集成有限公司生产的BPC-Y5041L-B芯片，FPGA控制电路包括美国ALTERA公司生产的EP1S60F1020C7芯片；所述PC104计算机电路与FPGA控制电路通过PC104插座上的总线相连，所述EP1S60F1020C7芯片的cad[15.0]引脚与BPC-Y5041L-B芯片的SA0～SA15引脚相连，EP1S60F1020C7芯片的cdb[15..0]引脚与BPC-Y5041L-B芯片的SD0～SD15引脚相连，EP1S60F1020C7芯片的cior引脚与BPC-Y5041L-B芯片的/IOR引脚相连，EP1S60F1020C7芯片的ciow引脚与BPC-Y5041L-B芯片的/IOW引脚相连，EP1S60F1020C7芯片的memr引脚与BPC-Y5041L-B芯片的/MEMR引脚相连，EP1S60F1020C7芯片的memw引脚与BPC-Y5041L-B芯片的/MEMW引脚相连，EP1S60F1020C7芯片的cale引脚与BPC-Y5041L-B芯片的ALE引脚相连，EP1S60F1020C7芯片的caen引脚与BPC-Y5041L-B芯片的/AEN引脚相连，EP1S60F1020C7芯片的bhe引脚与BPC-Y5041L-B芯片的/SBHE引脚相连，EP1S60F1020C7芯片的clr引脚与BPC-Y5041L-B芯片的SA17引脚相连，EP1S60F1020C7芯片的S_IOC16#引脚与BPC-Y5041L-B芯片的/IOCS16引脚相连，EP1S60F1020C7芯片的wf[1..0]引脚与BPC-Y5041L-B芯片的SA18～SA19引脚相连，EP1S60F1020C7芯片的IRQ[11..9]引脚与BPC-Y5041L-B芯片的IRQ9～IRQ11引脚相连。优选的，所述FPGA外围配置电路的芯片型号为美国ALTERA公司生产的EPC16QC100，EPC16QC100芯片的TDI引脚与EP1S60F1020C7芯片的ETDI引脚相连，EPC16QC100芯片的TMS引脚与EP1S60F1020C7芯片的ETMS引脚相连，EPC16QC100芯片的TCK引脚与EP1S60F1020C7芯片的ETCK引脚相连，EPC16QC100芯片的TDO引脚与EP1S60F1020C7芯片的ETDO引脚相连，SEPC16QC100芯片的DCLK引脚与EP1S60F1020C7芯片的DCLK引脚相连，EPC16QC100芯片的NCS引脚与EP1S60F1020C7芯片的CONF_D引脚相连，EPC16QC100芯片的OE引脚与EP1S60F1020C7芯片的nSTATUS引脚相连，EPC16QC100芯片的nINIT-CONF引脚与EP1S60F1020C7芯片的nCONFIG引脚相连。优选的，所述PC104计算机电路包括串口、以太网接口、USB接口、VGA接口及IDE硬盘驱动器接口。优选的，所述PC104计算机电路与FPGA控制电路之间采用PC/104总线双向通信连接。进一步的，所述PC104计算机电路与监控主机之间通过网络双向通信连接。本技术的有益效果在于：1)、本技术包括PC104计算机电路、FPGA控制电路以及FPGA外围配置电路，PC104计算机电路在硬件上与标准的PC体系结构完全兼容，其具备体积小、功能强、可靠性高的特点；FPGA控制电路的网络通信速度快，稳定性好，因此本技术处理数据的速度快，而且处理数据的数量大，本技术的体积小、功耗低、稳定性好。值得特别指出的是：本技术只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。2)、所述PC104计算机电路包括芯片型号为南京倍柏系统集成有限公司生产的BPC-Y5041L-B芯片，其结构简单、设计灵活；所述FPGA控制电路包括美国ALTERA公司生产的EP1S60F1020C7芯片，其电路编程灵活方便，重构性强。上述多个特定型号的部件互相配合，实现了本技术的最优设计。3)、所述PC104计算机电路与FPGA控制电路之间采用PC/104总线双向通信连接，PC/104总线是一种工业计算机总线标准，是为嵌入式系统应用的特殊要求而优化的紧凑型ISA总线结构，这种总线结构具备结构简单、成本低廉、设计简单、数据传输速度快的特点。附图说明图1为本技术的电路结构框图；图2为本技术的PC104计算机电路与FPGA控制电路的连接原理图；图3为本技术的VxWorks模块组成图；图4为本技术的PC/104总线控制器接口连接及FPGA控制电路内部模块原理图。图中的附图标记含义如下：10—PC104计算机电路20—FPGA控制电路30—FPGA外围配置电路具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。如图1所示，一种基于PC104模块的空管时序控制装置包括PC104计算机电路10、FPGA控制电路20以及FPGA外围配置电路30，所述PC104计算机电路10分别与监控主机、FPGA控制电路20之间双向通信连接，所述FPGA控制电路20与FPGA外围配置电路30之间双向通信连接。具体的，所述PC104计算机电路10使用AMDGeodeLXProcessor嵌入式专用处理器，在板包括DMA控制器、DDR内存、外部接口通讯接口，所述外部接口通讯接口包括串口、以太网接口、USB接口、VGA接口及IDE硬盘驱动器接口。PC/104总线的I/O访问时序，只需要使用以下总线信号，即可完成16位总线的通信设计：SD[0..15]：数据总线；SA[0..15]：地址总线；IRQ9：是通过外部中断引脚与PC104计算机本文档来自技高网...

【技术保护点】
一种基于PC104模块的空管时序控制装置，其特征在于：包括PC104计算机电路(10)、FPGA控制电路(20)以及FPGA外围配置电路(30)，所述PC104计算机电路(10)分别与监控主机、FPGA控制电路(20)之间双向通信连接，所述FPGA控制电路(20)与FPGA外围配置电路(30)之间双向通信连接。

【技术特征摘要】
1.一种基于PC104模块的空管时序控制装置，其特征在于：包括PC104计算机电路(10)、FPGA控制电路(20)以及FPGA外围配置电路(30)，所述PC104计算机电路(10)分别与监控主机、FPGA控制电路(20)之间双向通信连接，所述FPGA控制电路(20)与FPGA外围配置电路(30)之间双向通信连接。2.如权利要求1所述的一种基于PC104模块的空管时序控制装置，其特征在于：所述PC104计算机电路(10)包括芯片型号为南京倍柏系统集成有限公司生产的BPC-Y5041L-B芯片，FPGA控制电路(20)包括美国ALTERA公司生产的EP1S60F1020C7芯片；所述PC104计算机电路(10)与FPGA控制电路(20)通过PC104插座上的总线相连，所述EP1S60F1020C7芯片的cad[15.0]引脚与BPC-Y5041L-B芯片的SA0～SA15引脚相连，EP1S60F1020C7芯片的cdb[15..0]引脚与BPC-Y5041L-B芯片的SD0～SD15引脚相连，EP1S60F1020C7芯片的cior引脚与BPC-Y5041L-B芯片的/IOR引脚相连，EP1S60F1020C7芯片的ciow引脚与BPC-Y5041L-B芯片的/IOW引脚相连，EP1S60F1020C7芯片的memr引脚与BPC-Y5041L-B芯片的/MEMR引脚相连，EP1S60F1020C7芯片的memw引脚与BPC-Y5041L-B芯片的/MEMW引脚相连，EP1S60F1020C7芯片的cale引脚与BPC-Y5041L-B芯片的ALE引脚相连，EP1S60F1020C7芯片的caen引脚与BPC-Y5041L-B芯片的/AEN引脚相连，EP1S60F1020C7芯片的bhe引脚与BPC-Y5041L-B芯片的/SBHE引脚相连，EP1S60F1020C7芯片的clr引脚与BPC-Y5041L-B芯片的SA17引脚相连，EP1S60F1020C7芯片的S_IOC1...

【专利技术属性】
技术研发人员：丁锐，马磊，
申请(专利权)人：安徽四创电子股份有限公司，
类型：新型
国别省市：安徽,34