多层封装制造技术

本文的实施例涉及系统级封装（SiP）。SiP可具有带有相应的第一活动侧和与第一活动侧相对的第一非活动侧的一个或多个第一功能组件的第一层。SiP还可以包括具有相应的第二活动侧和与第二活动侧相对的第二非活动侧的一个或多个第二功能组件的第二层。在实施例中，第一活动侧中的一个或多个面向第二活动侧中的一个或多个并且通过穿模通孔或穿硅通孔与第二活动侧中的一个或多个电气耦合。

Multilayer encapsulation

The example of this article involves system level encapsulation (SiP). The SiP may have a first layer with a corresponding first active side and one or more first functional components of the first inactive side opposite the first active side. The SiP may also include the second layers of one or more second function components with corresponding second active sides and second inactive sides opposite to the second active side. In the embodiment, one or more of the first active sides are oriented to one or more of the second active sides, and are electrically coupled to one or more of the second active sides through a through hole or through a silicon through hole.

【技术实现步骤摘要】
【国外来华专利技术】多层封装
本公开的实施例总地涉及具有高密度互连封装和小形状因子的封装装配件的领域。
技术介绍
诸如智能电话和超级本之类的移动电子设备的最终产品尺寸的持续减小是开发以小形状因子（SFF）进行封装的驱动力。已经开发出系统级封装（SiP）技术来将多个组件并入到单个封装中以减小系统尺寸。附图说明图1-A至1-K例示了根据实施例的在制造过程的各个阶段处的封装装配件的示例。图2例示了根据实施例的在制造过程的最终阶段处的封装装配件的另一示例。图3例示了根据实施例的在制造过程的最终阶段处的封装装配件的另一示例。图4例示了根据实施例的用于制造封装装配件的过程的示例。图5示意性地例示了根据实施例的计算设备。具体实施方式本公开的实施例总地涉及高密度互连封装和非常小的形状因子的领域。特别地，能够通过在组合（buildup）之前和之后在模制化合物（moldingcompound）中集成两层功能组件、并然后焊料接合或粘附接合这两个模制层来制造高度集成的系统级封装（SiP）。在下面的详细描述中，参考形成详细描述一部分的附图，其中类似的标号通篇指定类似的部件，并且在附图中通过例示的方式示出了可在其中实践本公开的主题的实施例。应当理解的是，可以采用其它实施例并且可以做出结构上或逻辑上的改变而不脱离本公开的范围。因此，下面的详细描述不应被认为是限制性的含义，并且实施例的范围由所附权利要求及其等同物限定。为了本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）、或（A、B和C）。描述可以使用基于透视的描述，诸如顶部/底部、里/外、上/下等等。这样的描述仅用于促进讨论，而不意图将本文描述的实施例的应用局限于任何特定朝向。描述可以使用短语“在一实施例中”或“在实施例中”，它们可以分别指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。本文中可以使用术语“与......耦合”及其衍生词。“耦合”可意指以下各项中的一项或多项。“耦合”可意指两个或更多个元件直接物理接触或电气接触。然而，“耦合”也可意指两个或更多个元件彼此间接接触，但仍然彼此协作或交互，并且可意指在被说成是彼此耦合的元件之间耦合或连接有一个或多个其它元件。术语“直接耦合”可意指两个或更多个元件直接接触。各种操作可以以最有助于理解所要求保护的主题的方式依次被描述为多个分立操作。然而，描述的顺序不应当被解释为暗示这些操作一定是顺序相关的。如本文中所使用的，术语“模块”可以指代执行提供所描述的功能的一个或多个软件或固件程序、组合逻辑电路和/或其它合适的组件的ASIC、电子电路、（共享的、专用的或群组的）处理器和/或（共享的、专用的或群组的）存储器，可以是上述内容的部分或者可以包括上述内容。本文的各图可以描绘一个或多个封装装配件的一个或多个层。本文描绘的层被描绘为不同封装装配件的各层的相对位置的示例。为了解释的目的描绘了这些层，而没有按比例绘制它们。因此，不应当从附图中假设层的相对尺寸，并且可以仅在特别指示或讨论的情况下针对一些实施例假设尺寸、厚度或维度。如上所述，封装尺寸缩放对于装配件制造是重要的。在一些实施例中，所公开的封装可以使得能够实现：集成具有变化的x-高度、y-高度和z-高度的多个有源组件和无源组件；诸如负鼠（Opossum）配置之类的硅管芯到硅管芯；面板级处理；两个或更多个模具化合物以优化低密度和高密度I/O设备嵌入的集成；扇入和扇出的实现；以及在不研磨模具的情况下对准并暴露金属插入（interject）柱、没有额外镀覆过程的通孔互连。具体地，能够通过在组合之前和之后在模制化合物中集成两层功能组件并然后焊料接合或粘附接合这两个模制层来制造高度集成的系统级封装（SiP）。这也可具有组件之间的更短的布线距离的优点。另外，这也可以具有将无源器件附接到模具中的优点，其中无源器件可以是厚的组件，并且可以非常薄的有源组件可以稍后附接在不同的层中。结果，模制层可以较厚，并且附接的硅管芯可以较薄。图1-A至1-K描绘了在制造过程的各个阶段处的这种封装装配件的示例。在实施例中，可以在较早的图（例如图1-A）中引入一个或多个元件，并且然后假设所述一个或多个元件持续到诸如1-B之类的后续图。因此，为了清楚起见和易于理解，可能没有在图1-A至1-K中的每一个阶段中都标注封装装配件100的每一个元件。具体而言，图1-A描绘了包括无源组件102、104和有源组件106的封装装配件100。在实施例中，组件的部分102a、104a和106a可以表示组件可以被电气耦合的区域，并且组件的部分102b、104b和106b可以表示组件不能被电气耦合的区域。在实施例中，可以使用任何数量的无源或有源组件。在非限制性示例中，无源组件可以包括或者指代电阻器或者电容器，并且有源组件可以包括或者指代晶体管或者集成电路。在实施例中，这些组件可以至少部分地被模具化合物108围绕。模具化合物108可以是可增加组件102、104、106的横向表面积和/或使组件102、104、106电气绝缘或热绝缘的某其它电气中性层和/或热中性层。在一些实施例中，模具化合物108可以是环氧树脂，但是在其它实施例中，模具化合物可以是或可以包括酚醛、不饱和聚酯、热固性聚酰亚胺等。组件102、104、106中的每一个可具有在第一方向和与组件的第一方向垂直的第二方向中彼此平行的不同的活动侧和非活动侧。垂直于第一方向和第二方向的第三方向可以被称为z-高度。在实施例中，组件的z-高度可以小于模具108的z-高度。接下来，如图1-B所示，在实施例中，可以涂敷导电层110以用各种方式连接组件102、104、106。例如，在一些实施例中，可以通过溅射和电镀或者无电镀和电镀来涂敷导电层110。在实施例中，可以首先涂敷种子层，并且可以稍后增加厚度。导电层110可以是铜或诸如金（Au）之类的某其它导电材料。随后，在实施例中，可以在导电层110之上涂敷电介质材料112。在实施例中，这可以是旋转涂布，诸如WPR光敏电介质材料（来自JSR公司®）或其它电介质材料。在实施例中，可以通过层压来涂敷电介质。接下来，如图1-C所示，可以在电介质材料112中打开通孔114。在实施例中，如果电介质是光敏的，则可以通过光学方法打开通孔114。在其它实施例中，可以通过激光钻孔，化学蚀刻，或某其它物理、光学和/或化学过程来打开通孔114。接下来，如图1-D所示，可以添加用于布线的金属化层110。在实施例中，该层可以是具有镀层的半添加剂，并且可以被称为第二导电层。第二导电层可以允许布线的交叉并且可以以与第一导电层相同或相似的方式进行涂敷。接下来，如图1-E所示，可以沉积焊料掩模116，并且可以在掩模内打开通孔118。在实施例中，可以被称为阻焊层的焊料掩模116可以是限定光的（photo-defined）电介质材料，其可以保护表面层金属化并且提供用于与其它器件连接的开口。焊料掩模116可以是与电介质材料112相同的材料，并且可以是旋转涂布、割缝涂布或层压的。在实施例中，焊料掩模116的厚度可以高于电介质112的厚度。本文档来自技高网...

【技术保护点】
一种封装，包括：被模制到晶片中的一个或多个第一组件的第一层，所述晶片具有第一活动层侧和与所述第一活动层侧相对的第一非活动层侧，其中，所述一个或多个第一组件中的相应组件具有相应的第一活动组件侧和与所述第一活动组件侧相对的第一非活动组件侧，所述第一活动组件侧和所述第一非活动组件侧在第一方向和与所述第一方向垂直的第二方向上彼此平行，并且所述一个或多个第一组件中的相应组件具有在与所述第一方向和所述第二方向垂直的第三方向上的相应z‑高度测量，并且所述一个或多个第一组件中的第一个组件的z‑高度与所述一个或多个第一组件中的第二个组件的z‑高度不同；以及在模制中的一个或多个第二组件的第二层，所述模制具有第二活动层侧和与所述第二活动层侧相对的第二非活动层侧，并且其中所述一个或多个第二组件具有第二活动组件侧和与所述第二活动组件侧相对的第二非活动组件侧，所述第二活动组件侧和所述第二非活动组件侧沿着所述第一方向和所述第二方向彼此平行，并且其中所述第二活动层侧面向所述第一活动层侧并且与所述第一活动层侧电气耦合和物理耦合，并且所述第二活动层侧通过穿模通孔或穿硅通孔与所述第二非活动层侧电气耦合。

【技术特征摘要】
【国外来华专利技术】1.一种封装，包括：被模制到晶片中的一个或多个第一组件的第一层，所述晶片具有第一活动层侧和与所述第一活动层侧相对的第一非活动层侧，其中，所述一个或多个第一组件中的相应组件具有相应的第一活动组件侧和与所述第一活动组件侧相对的第一非活动组件侧，所述第一活动组件侧和所述第一非活动组件侧在第一方向和与所述第一方向垂直的第二方向上彼此平行，并且所述一个或多个第一组件中的相应组件具有在与所述第一方向和所述第二方向垂直的第三方向上的相应z-高度测量，并且所述一个或多个第一组件中的第一个组件的z-高度与所述一个或多个第一组件中的第二个组件的z-高度不同；以及在模制中的一个或多个第二组件的第二层，所述模制具有第二活动层侧和与所述第二活动层侧相对的第二非活动层侧，并且其中所述一个或多个第二组件具有第二活动组件侧和与所述第二活动组件侧相对的第二非活动组件侧，所述第二活动组件侧和所述第二非活动组件侧沿着所述第一方向和所述第二方向彼此平行，并且其中所述第二活动层侧面向所述第一活动层侧并且与所述第一活动层侧电气耦合和物理耦合，并且所述第二活动层侧通过穿模通孔或穿硅通孔与所述第二非活动层侧电气耦合。2.根据权利要求1所述的封装，还包括附接至所述第二非活动侧并且与所述第二活动侧电气耦合的平面栅格阵列或球栅阵列。3.根据权利要求1所述的封装，其中，所述第二活动层侧经由焊料或粘合剂与所述第一活动层侧物理耦合。4.根据权利要求1至3中的任一项所述的封装，其中，所述一个或多个第一组件中的一个组件在所述第一方向上的长度比所述一个或多个第二组件中的一个组件在所述第一方向上的长度更长。5.一种封装，包括：具有相应的第一活动侧和与所述第一活动侧相对的第一非活动侧的一个或多个第一功能组件的第一层；具有相应的第二活动侧和与所述第二活动侧相对的第二非活动侧的一个或多个第二功能组件的第二层；并且其中，所述第一活动侧中的一个或多个面向所述第二活动侧中的一个或多个并且通过穿模通孔或穿硅通孔与所述第二活动侧中的一个或多个电气耦合。6.根据权利要求5所述的封装，其中，所述一个或多个第一功能组件的所述第一层被模制到晶片中。7.根据权利要求6所述的封装，其中，所述第一或多个第二功能组件的所述第二层是在模制中。8.根据权利要求7所述的封装，其中，所述模制包括环烯烃共聚物。9.根据权利要求5至8中的...

【专利技术属性】
技术研发人员：VK奈尔，C胡，T迈尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US