用于形成具有笔直轮廓的通孔的多重图案化制造技术

一种方法包括在第一硬掩模层上方形成含碳层，含碳层具有大于约25％的碳原子百分比；在含碳层上方形成覆盖层；在覆盖层上方形成第一光刻胶；和将第一光刻胶用作第一蚀刻掩模，蚀刻覆盖层和含碳层。然后，去除第一光刻胶。在覆盖层上方形成第二光刻胶。将第二光刻胶用作第二蚀刻掩模，蚀刻覆盖层和含碳层。去除第二光刻胶。将含碳层用作蚀刻掩模，蚀刻位于含碳层下方的第三光刻胶。将第三光刻胶用作蚀刻掩模蚀刻位于第三光刻胶下面的介电层以形成通孔开口。用导电材料填充通孔开口。本发明专利技术实施例涉及用于形成具有笔直轮廓的通孔的多重图案化。

Multiple patterning for forming a straight hole with a straight outline

A method includes forming a carbon layer on the first hard mask layer, the carbon layer has a carbon atom percentage greater than about 25%; in the carbon layer formed above the covering layer; the covering layer is formed over the first photoresist; and the first photoresist as a first etch mask, etching the coating layer and the carbon layer. Then, the first photoresist is removed. Second photoresist is formed above the cover layer. Second photoresist is used as a second etching mask, etched covering layer and carbon bearing layer. Remove second photoresist. The carbon containing layer as an etching mask, etching in third carbon layer beneath the photoresist. To form a hole opening of the third photoresist as a dielectric layer etching mask etching in third photoresist below. The opening of the hole is filled with the conductive material. The embodiment of the present invention relates to multiple patterning for forming a through hole with a straight outline.

【技术实现步骤摘要】
用于形成具有笔直轮廓的通孔的多重图案化
本专利技术实施例涉及用于形成具有笔直轮廓的通孔的多重图案化。
技术介绍
为了在晶圆上形成集成电路，采用光刻工艺。典型的光刻工艺包括应用光刻胶，并且在光刻胶上限定图案。在光刻掩模中限定图案化的光刻胶中的图案，或者光刻掩模中的透明部分或不透明部分限定图案化的光刻胶中的图案。然后通过蚀刻步骤将图案化的光刻胶中的图案转印至下面的部件，其中，图案化的光刻胶用作蚀刻掩模。在蚀刻步骤后，去除图案化的光刻胶。随着集成电路的日益增加的按比例缩放，对于将图案从光刻掩模转印到晶圆，光学邻近效应带来了越来越大的问题。当两个分离的部件彼此太靠近时，光学邻近效应可能会导致所产生的部件彼此短路。为了解决这样的问题，引入了双重图案化技术，以提高部件密度，而不会产生光学邻近效应。双重图案化技术中的一种使用两次图案化两次蚀刻(2P2E)。将彼此邻近的部件分成两个光刻掩模，其中，两个光刻掩模均用于暴露相同的光刻胶或两个光刻胶，从而使得位置邻近的图案可以被转印至相同的层，诸如低k介电层。在每个双重图案化光刻掩模中，与单一图案化掩模中的部件之间的距离相比，在双重图案化光刻掩模的每个中，本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在第一硬掩模层上方形成含碳层，所述含碳层具有大于25％的碳原子百分比；在所述含碳层上方形成覆盖层；在所述覆盖层上方形成并且图案化第一光刻胶；将所述第一光刻胶用作第一蚀刻掩模的部分，蚀刻所述覆盖层和所述含碳层；去除所述第一光刻胶；在所述覆盖层上方形成并且图案化第二光刻胶；将所述第二光刻胶用作第二蚀刻掩模的部分，蚀刻所述覆盖层和所述含碳层；去除所述第二光刻胶；将所述含碳层用作第三蚀刻掩模，蚀刻位于所述含碳层下方的第三光刻胶；蚀刻位于所述第三光刻胶下面的介电层以形成通孔开口，其中，所述第三光刻胶用作第三蚀刻掩模的部分；以及用导电材料填充所述通孔开口。

【技术特征摘要】
2016.07.29 US 15/223,5721.一种制造半导体器件的方法，包括：在第一硬掩模层上方形成含碳层，所述含碳层具有大于25％的碳原子百分比；在所述含碳层上方形成覆盖层；在所述覆盖层上方形成并且图案化第一光刻胶；将所述第一光刻胶用作第一蚀刻掩模的部分，蚀刻所述覆盖层和所述含碳层；去除所述第一光刻胶；在所述覆盖层上方形成并且图案化第二光刻胶；将所述第二光刻胶用作第二蚀刻掩模的部分，蚀刻所述覆盖层和所述含碳层；去除所述第二光刻胶；将所述含碳层用作第三蚀刻掩模，蚀刻位于所述含碳层下方的第三光刻胶；蚀刻位于所述第三光刻胶下面的介电层以形成通孔开口，其中，所述第三光刻胶用作第三蚀刻掩模的部分；以及用导电材料填充所述通孔开口。2.根据权利要求1所述的方法，其中，当开始蚀刻所述第三光刻胶时，所述覆盖层仍位于所述含碳层上方。3.根据权利要求1所述的方法，其中，所述碳原子百分比介于25％和35％之间。4.根据权利要求1所述的方法，其中，所述第一蚀刻掩模包括三层，其中，所述第一光刻胶为所述三层的底层。5.根据权利要求1所述的方法，还包括：将位于所述介电层上方的第二硬掩模层用作蚀刻掩模，蚀刻所述介电层以形成沟槽，其中，当形成所述沟槽时，所述通孔开口更深地延伸至所述介电层内。6.根据权利要求1所述的方法，其中，形成所述覆盖层包括沉积氧化硅层。7.根据权利要求1所述的方法，其中，形成所述第一硬掩模层包括使用原子层沉积来沉积氧化硅层。8.根据权...

【专利技术属性】
技术研发人员：陈濬凯，许仲豪，周家政，柯忠祁，李资良，陈志壕，潘兴强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71