PLL电路制造技术

本发明专利技术公开了一种PLL电路，包括：用于检测在基准信号和反馈信号之间的相位差的相位比较器；用于输出与相位比较器的检测结果相应的电流Ipr的第一电荷泵；用于输出与相位比较器的检测结果相应的电流Iint的第二电荷泵；用于输出从中去除了Ipr的高频分量的电流Iprop的滤波器；用于对Iint积分的积分器；用于输出与积分器的积分结果相应的电流Ivi的电压‑电流转换电路；以及用于生成频率与作为Iprop和Ivi之和的电流Iro相应的振荡信号并将其反馈给相位比较器的振荡器。

【技术实现步骤摘要】
PLL电路本申请是申请日为2012年12月14日、申请号为201210543566.X、专利技术名称为“PLL电路”的中国专利技术专利申请的分案申请。相关申请的交叉引用在2011年12月15日提交的日本专利申请公开No.2011-274560的公开内容(包括说明书、附图和摘要)通过引用的方式全文并入本申请。
本专利技术涉及锁相环(PLL)电路，并且更特别地涉及尤其适用于抑制长期抖动的PLL电路。
技术介绍
图23是示出典型的PLL电路的配置的示意图。图23所示的PLL电路500具有相位比较器501、电荷泵502、滤波器503、VCO504和分频器507。VCO504具有电压-电流转换电路505和振荡器506。滤波器503具有电阻元件Rpr、电容元件Cint和电容元件Cpr。相位比较器501检测在分频器507的基准信号Ref和输出信号(反馈信号)FB之间的相位差。电荷泵502发送与相位比较器501的检测结果相应的电流Icp。滤波器503抑制电流Icp的交变电流分量，并且输出信号(电压)。VCO504输出频率与来自滤波器503的信号(电压)相应的振荡信号。特别地，在VCO504中，电压-电流转换电路505输出频率与来自滤波器503的信号(电压)相应的电流Iro。振荡器506输出频率与电流Iro相应的振荡信号。分频器507将来自VCO504的振荡信号的频率除以N(N：自然数)，并且将它输出为反馈信号FB。在此，图23所示的PLL电路500的开环的传递函数(transferfunction)Kop被表示为以下公式(1)。顺便要提的是，Kcco代表振荡器506的增益[rad/A]。Icp代表电荷泵502的输出电流值。gm代表电压-电流转换电路505的跨导[A/V]。s代表拉普拉斯算子。N代表分频器507的分频比。Cint代表电容元件Cint的电容值。Rpr代表电阻元件Rpr的电阻值。Cpr代表电容元件Cpr的电容值。图24是示出PLL电路500的开环增益的示意图。频带(band)、零点和高阶频率根据公式(1)分别以下面的公式(2)、公式(3)和公式(4)来表示。频带的频率＝Icp·Rpr·gm·Kcco/(2πN)...(2)零点的频率＝1/(Rpr-Cint)...(3)高阶频率＝1/(Rpr-Cpr)...(4)基准信号Ref的频率、VCO504的振荡频率以及分频器507的分频比N由规格来确定。一旦VCO504的振荡频率由规格来确定，电压-电流转换电路505的跨导gm和振荡器506的增益Kcco根据它来确定。而且，一旦基准信号Ref的频率由规格来确定，所需的频带同样根据它来确定。因此，频带的调整需要通过改变电荷泵502的输出电流Icp的值以及电阻元件Rpr的电阻值来执行。另一方面，为了使PLL电路的振荡信号被稳固地锁定，有必要降低零点的频率，使其充分小于频带的频率。一般地，零点的频率需要降低到例如比频带频率小大约2.5倍。因而，一旦确定了频带，零点同样根据它来确定。由于零点需要是固定值或更小，电阻元件Rpr的电阻值与电容元件Cint的电容值的乘积需要是大于或等于固定值。但是，由于电阻元件Rpr变成噪声源，这产生了基于由规格确定的长期抖动而将它降低为小于或等于固定值的必要性。因此，电容元件Cint的电容值需要是大于或等于固定值的幅值。简言之，图23所示的典型的PLL电路500具有在不增大电路规模的情况下无法将长期抖动抑制规格的范围之内的问题。美国专利No.7,777,577公开了该问题的解决方案。图25是示出美国专利No.7,777,577所公开的PLL电路600的配置的示意图。图26是示出在图25所示的PLL电路600内设置的环路滤波器604的配置的示意图。图25所示的PLL电路600具有相位比较器601，两个电荷泵602、603，环路滤波器604，压控振荡器605和分频器606。环路滤波器604具有选通电路607和滤波器608，如图26所示。选通电路607正以恒定的频率执行对电荷泵603的输出电流CPII的选通。通过改变该选通的频率，积聚于滤波器608中的电容元件609内的电荷的数量得以调整，并且零点的频率根据它来调整。也就是，在该PLL电路600中，可以仅通过改变选通的频率来调整零点的频率，不增加电容元件609的电容值。因此，例如，即使在电阻元件610的电阻值变小时，也可以通过增加选通的频率将零点的频率维持于恒定的值，不增加电容元件609的电容值。也就是，该PLL电路600能够通过使电阻元件610的电阻值变小来抑制由电阻元件610引起的输出噪声，不增加电容元件609的电容值。除此以外，日本未经审查的专利公开No.S58(1983)-107727公开了一种相位同步电路，该相位同步电路具有用于生成频率与控制电压相应的输出信号的压控振荡器、用于将输入信号与压控振荡器的输出信号进行比较的第一相位比较器、用于输出与第一相位比较器的比较结果相应的电压的低通滤波器、用于将输入信号与压控振荡器的输出信号进行比较并且输出方波特性的比较结果的第二相位比较器、用于对第二相位比较器的比较结果积分的积分电路以及用于将低通滤波器的输出与积分电路的输出相加并且生成控制电压的加法器(参照图27)。而且，日本未经审查的专利公开No.Hei1(1989)-258510公开一种PLL电路，该PLL电路具有用于检测在输入信号与输出时钟信号之间的相位差的相位比较器、用于输出与由相位比较器检测到的相位差成正比的电压V1的比例电路、用于输出与由相位比较器检测到的相位差的积分值成正比的电压V2的积分电路以及用于生成频率与电压V1、V2相应的频率的输出时钟的压控振荡器(参照图28)。
技术实现思路
在美国专利No.7,777,577所公开的PLL电路600中，放大器611被设置于电阻元件610与电容元件609之间，使得电荷泵602的输出电流CPPI不可以通过电阻元件610流入电容元件609之内。因此，放大器611的输出噪声将在该PLL电路600中发生。由此，在该PLL电路600中，即使由电阻元件610的电阻值引起的输出噪声通过使电阻元件610的电阻值变小来抑制，也存在着不能作为整个PLL电路来抑制输出噪声的问题。根据本专利技术的PLL电路具有用于检测在基准信号与反馈信号之间的相位差的相位比较器、各自用于输出与相位比较器的检测结果相应的电流的第一和第二电荷泵、用于输出通过去除第一电荷泵的输出电流的高频分量而获得的第一电流的滤波器、用于对第二电荷泵的输出电流积分的积分器、用于输出与积分器的积分结果相应的第二电流的电压-电流转换电路以及用于生成频率与通过将第一和第二电流相加而生成的第三电流相应的振荡信号并且将它反馈给相位比较器的振荡器。以上所述的电路配置能够抑制输出噪声，不增加电路规模。由此，例如，使将长期抖动抑制于规格的范围之内成为可能。根据本专利技术，可以提供能够在不增加电路规模的情况下抑制输出噪声的PLL电路。由此，例如，使将长期抖动抑制于规格的范围之内成为可能。附图说明图1是示出根据本专利技术的第一实施例的PLL电路的配置实例的示意图；图2是示出环形振荡器的一种具体配置实例的示意图；图3是示出环形振荡器的另一种具体配置实例的示意图；图4是示出根据本专利技术的第一实施例本文档来自技高网...

【技术保护点】
一种PLL电路，包括：相位比较器，用于检测基准信号和反馈信号之间的相位差；第一电荷泵和第二电荷泵，各自用于输出与所述相位比较器的检测结果相应的电流；滤波器，用于输出通过去除所述第一电荷泵的输出电流的高频分量而获得的第一电流；积分器，用于对所述第二电荷泵的输出电流积分；电压‑电流转换电路，用于输出与所述积分器的积分结果相应的第二电流；振荡器，用于生成频率与通过将所述第一电流和所述第二电流相加而生成的第三电流相应的振荡信号并且将该振荡信号反馈给所述相位比较器；以及加法器，用于将所述第一电流和所述第二电流相加并且输出所述第三电流，其中所述加法器包括：第一晶体管，所述第一晶体管的源极与第一电源耦接，并且所述第一晶体管的漏极和栅极与被供应所述第一电流和所述第二电流的第一节点耦接；第二晶体管，所述第二晶体管的源极与所述第一电源耦接，所述第二晶体管的栅极与所述第一节点耦接，并且所述第二晶体管的漏极与所述振荡器耦接；第三晶体管，设置于所述第一晶体管的漏极与所述第一节点之间，并且所述第三晶体管的栅极被供以偏置电压；以及第四晶体管，设置于所述第二晶体管的漏极与所述振荡器之间，并且所述第四晶体管的栅极被供以所述偏置电压。...

【技术特征摘要】
2011.12.15 JP 2011-2745601.一种PLL电路，包括：相位比较器，用于检测基准信号和反馈信号之间的相位差；第一电荷泵和第二电荷泵，各自用于输出与所述相位比较器的检测结果相应的电流；滤波器，用于输出通过去除所述第一电荷泵的输出电流的高频分量而获得的第一电流；积分器，用于对所述第二电荷泵的输出电流积分；电压-电流转换电路，用于输出与所述积分器的积分结果相应的第二电流；振荡器，用于生成频率与通过将所述第一电流和所述第二电流相加而生成的第三电流相应的振荡信号并且将该振荡信号反馈给所述相位比较器；以及加法器，用于将所述第一电流和所述第二电流相加并且输出所述第三电流，其中所述加法器包括：第一晶体管，所述第一晶体管的源极与第一电源耦接，并且所述第一晶体管的漏极和栅极与被供应所述第一电流和所述第二电流的第一节点耦接；第二晶体管，所述第二晶体管的源极与所述第一电源耦接，所述第二晶体管的栅极与所述第一节点耦接，并且所述第二晶体管的漏极与所述振荡器耦接；第三晶体管，设置于所述第一晶体管的漏极与所述第一节点之间，并且所述第三晶体管的栅极被供以偏置电压；以及第四晶体管，设置于所述第二晶体管的漏极与所述振荡器之间，并且所述第四晶体管的栅极被供以所述偏置电压。2.一种PLL电路，包括：相位比较器，用于检测基准信号和反馈信号之间的相位差；第一电荷泵和第二电荷泵，各自用于输出与所述相位比较器的检测结果相应的电流；滤波器，用于输出通过去除所述第一电荷泵的输出电流的高频分量而获得的第一电流；积分器，用于对所述第二电荷泵的输出电流积分；电压-电流转换电路，用于输出与所述积分器的积分结果相应的第二电流；振荡器，用于生成频率与通过将所述第一电流和所述第二电流相加而生成的第三电流相应的振荡信号并且将该振荡信号反馈给所述相位比较器；以及加法器，用于将所述第一电流和所述第二电流相加并且输出所述第三电流，其中所述加法器包括：恒流源，用于发送固定电流；第一晶体管，所述第一晶体管的源极与第一电源耦接，所述第一晶体管的漏极与被供应所述第一电流和所述第二电流的第一节点耦接，并且所述第一晶体管的栅极与所述恒流源耦接；第二晶体管，所述第二晶体管的源极与所述第一电源耦接，所述第二晶体管的漏极与所述振荡器耦接，并且所述第二晶体管的栅极与所述恒流源耦接；第三晶体管，设置于所述第一节点和所述恒流源之间，并且所述第三晶体管的栅极被供以偏置电压；以及第四晶体管，设置于所述第二晶体管的漏极与所述振荡器之间，并且所述第四晶体管的栅极被供以所述偏置电压。3.根据权利要求1所述的PLL电路，其中所述加法器将被供应所述第一电流和所述第二电流的第一节点的电流按原样输出为所述第三电流。4.根据权利要求1所述的PLL电路，其中所述电压-电流转换电路包括：第五晶体管，所述第五晶体管的栅极被供以所述积分器的积分结果，并且所述第五晶体管将在其源极和漏极之间流过的电流输出为所述第二电流。5.根据权利要求4所述的PLL电路，其中所述电压-电流转换电路包括：与所述第五晶体管串联耦接的第一电阻元件。6.根据权利要求1所述的PLL电路，还包括：分频器，用于对所述振荡器的所述振荡信号分频并且将其作为所述反馈信号输出。7.根据权利要求1所述的PLL电路，其中所述滤波器包括：串联设置于其中有所述第一电荷泵的所述输出电流流过的第一信号线...

【专利技术属性】
技术研发人员：胜岛明男，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP