用于注入测试信号以测试交流耦合互连的发射机制造技术

在一个实施例中，一个驱动电路包括一个被配置为由电流源(502)偏置并且包括差分输入(516)和差分输出(512)的差分晶体管对(504)。该驱动电路还包括被耦合在节点对和差分输出之间的电阻器对(506)、被耦合在电源电压和节点对之间的晶体管对以及被耦合在节点对之间的桥接晶体管。该驱动电路还包括一对三态电路元件(510)，其具有一对相应的输入端口、一对相应的控制端口以及一对相应的输出端口。该对输出端口分别被耦合到节点对。该对控制端口被耦合到一个公共节点，该公共节点包括晶体管对的每个栅极和桥接晶体管的栅极。

A transmitter used to inject a test signal to test an AC coupling interconnect

In one embodiment, a driving circuit includes a differential transistor pair (504), which is configured to be biased by current source (502), including differential input (516) and differential output (512). The driving circuit also includes a resistor pair (506) coupled between the node pair and the differential output, a transistor pair coupled between the supply voltage and the node pair, and a bridging transistor coupled between the node pairs. The driving circuit also includes a pair of three state circuit elements (510), which have a pair of corresponding input ports, a pair of corresponding control ports, and a pair of corresponding output ports. The output ports are coupled to the node pairs, respectively. The pair of control ports is coupled to a common node, which includes the gates of each gate of the transistor and the gate of the bridged transistor.

【技术实现步骤摘要】
【国外来华专利技术】用于注入测试信号以测试交流耦合互连的发射机
本公开的实施例主要涉及电子电路，具体地，涉及一种被配置用于测试信号注入以测试交流耦合互连(AC-coupledinterconnect)的发射机。
技术介绍
符合由联合测试行动小组(JTAG)开发的IEEE标准1149.1的技术已被成功用于测试设备(例如集成电路)之间的板级互连。IEEE标准1149.1(以下称为“JTAG标准”或“JTAG”)仅规定了用于直流耦合(DC耦合)互连的故障的足够的测试范围。一个直流耦合互连是仅具有导线和串联电阻的信号路径。一个直流耦合互连可以传递信号的直流分量和交流分量。由JTAG制定的IEEE标准1149.6是JTAG标准的扩展，它规定了用于交流耦合互连的故障的测试范围。一个交流耦合互连是具有串联电容的信号路径，该串联电容阻挡信号的直流分量并且仅传递信号的交流分量。集成电路(IC)通常包括被交流耦合到板级互连的高速收发器。例如，收发器可以通过用于低电压差分信号(LVDS)的差分信号路径而耦合。符合IEEE标准1149.6(以下称为“AC-JTAG标准”或“AC-JTAG”)的收发器包括可用于测试交流耦合互连的结构正确性的测试逻辑。发射机中的测试逻辑将直流测试数据调制到可以通过交流互连的时变交流波形上。接收器中的测试逻辑接收来自交流互连的交流波形并恢复直流测试数据。符合AC-JTAG的发射机可以设计为在任务模式(正常工作模式)或测试模式下运行。发射机的设计应使得实现测试模式所需的附加电路不会对执行任务模式的核心逻辑电路造成不利影响。
技术实现思路
本申请描述了提供配置用于测试信号注入以测试交流耦合互连的发射机的技术。在一个实施例中，驱动电路包括被配置为被电流源偏置并且包括差分输入和差分输出的差分晶体管对。该驱动电路还包括被耦合在节点对和差分输出之间的电阻器对、被耦合在电源电压和节点对之间的晶体管对以及被耦合在节点对之间的桥接晶体管。该驱动电路还包括一对三态电路元件，其具有一对相应的输入端口、一对相应的控制端口以及一对相应的输出端口。该对输出端口分别被耦合到节点对。所述一对控制端口被耦合到公共节点，所述公共节点具有晶体管对中的每个栅极和桥接晶体管的栅极。在另一个实施例中，一个集成电路(IC)包括发射机，该发射机具有一个被配置用于交流(AC)耦合的互连的差分输出，以及被配置为产生测试信号和测试使能信号的测试逻辑。该集成电路还包括位于具有多个电流模逻辑(CML)级的发射机中的驱动器。多个CML级中的一个包括被配置为被电流源偏置的差分晶体管对，该差分晶体管对包括差分输入和差分输出。CML级还包括被耦合到差分输出的电阻器对、被耦合在电阻器对和电源电压之间并接收来自测试使能信号的栅极电压的晶体管对，以及被耦合在电阻器对之间并接收来自测试使能信号的栅极电压的桥接晶体管。CML级还包括一对通过电阻器对耦合到差分输出的三态电路元件。该对三态电路元件接收来自测试信号的差分输入电压和来自测试使能信号的控制电压。在另一个实施例中，一种控制发射机中的驱动电路以测试交流耦合到发射机的互连的方法包括控制施加在差分晶体管对的栅极之间的电压以隔离偏置驱动电路的电流源，该差分晶体管对被耦合到驱动电路的差分输出。该方法还包括在被耦合到节点对的一对三态电路元件的输入之间产生差分测试电压，该节点对通过电阻器对被耦合到驱动电路的差分输出。该方法还包括产生控制电压，该控制电压被耦合到三态电路元件的控制端、到被耦合在电源电压和节点对之间的晶体管对的栅极以及到被耦合在节点对之间的桥接晶体管的栅极。该方法还包括控制所述控制电压以使能三态电路元件，从而将电源电压与节点对隔离，以及隔离节点对。本申请的上述及其他方面可以通过参考以下详细说明而理解。附图说明为了能够详细地理解上述特征，下面将会通过参考示例性实施例以对已在上面简要概括的内容进行详细描述，部分实施例会在附图中示出。然而，应当注意，附图仅示出了典型的实施例，因此不应被认为是对本申请范围的限制。图1是描绘了一个示例电路板系统的框图。图2是描绘了一个集成电路的示例的框图。图3是描述了一个发射机的示例的框图。图4是描绘了图3的发射机中的驱动器的示例的框图。图5是示出了被配置为在测试模式下将交流测试信号注入到差分输出的CML电路的示例的示意图。图6是描绘了图3的发射机的串行到并行逻辑(serial-to-parallellogic)的示例的框图。图7是描绘了控制发射机中的驱动电路以测试交流耦合到发射机的互连的方法的示例的流程图。图8说明了具有如本文所描述的测试逻辑的现场可编程门阵列(FPGA)的体系结构。为了便于理解，在可能的情况下，相同的参考标记将会被用来表示图中的相同元件。可以设想，一个实施例中的元件可以被有益地并入其他实施例中。具体实施方式下面参照附图描述了多种特征。应当注意，附图可能或可能不按比例绘制，并且在各个附图中，具有相似结构或功能的元件由相同的参考标记表示。应当注意，附图仅为了方便描述特征。它们不是旨在作为所要求保护的申请的详尽描述或对所要求保护的申请的范围的限制。此外，一个阐明的实施例不需要具有所示的所有方面或优点。结合特定的实施例描述的方面或优点不一定限于该实施例，它们可以在其他任何实施例中被实施，即使没有被阐明出或没有详细的描述。本申请描述了在集成电路中提供一个被配置用于交流测试信号注入的发射机的技术。该发射机可以是集成电路中的高速串行发射机，比如那些用于多吉比特收发器(MGT)的发射机。多吉比特收发器是串行/解串器(SerDes)，其以高于千兆比特每秒(Gbps)的串行比特率运行。发射机可以采用差分信号传输数据，例如低压差分信号(LVDS)。一般来说，发射机被交流耦合到支持高速信号传输的互连。交流测试信号可以由集成电路中的AC-JTAG测试逻辑产生，用于发送能够测试互连的交流波形(例如差分信号)。交流测试信号在发射机内来自最后一个时钟电路元件(finalclockedcircuitelement)下游(例如时钟串行逻辑下游)的节点处被注入。在一个实施例中，交流测试信号在发射机的驱动器的一级被注入。由于交流测试信号是在最后一个时钟电路元件之后被注入的，所以在测试模式下，发射机不需要接收切换的时钟信号。此外，将交流测试信号直接注入发射机的驱动器避免了在驱动器之前对时序逻辑修改，因此降低了功耗，降低了布线的复杂性，并且对发射机的时序和速度的影响可以忽略不计。图1是描绘了一个示例电路板系统100的框图。电路板系统100包括通过互连103耦合的集成电路(IC)102A和102B(统称为集成电路102)。每个集成电路102包括核心逻辑104、测试逻辑106、接收器108(“RX108”)和发射机110(“TX110”)。集成电路102A中的发射机110和集成电路102B中的接收器108交流耦合到互连103(也称为板级互连103)。尽管发射机110和接收器108被表示为分离的逻辑组件，但是发射机110和接收器108可以是每一个集成电路102中的一个单独的收发器(例如多吉比特收发器)的一部分。此外，虽然测试逻辑106被表示为一个单独的逻辑组件，但是测试逻辑106可以分布在集成电路102中的各处，包括发射机110和接收本文档来自技高网...

【技术保护点】
一种驱动电路，其特征在于，所述驱动电路包括：差分晶体管对，所述差分晶体管对被配置为由电流源偏置并且包括差分输入和差分输出；电阻器对，所述电阻器对被耦合在节点对和所述差分输出之间；晶体管对，所述晶体管对被耦合在电源电压和所述节点对之间；桥接晶体管，所述桥接晶体管被耦合在所述节点对之间；以及一对三态电路元件，具有相应的一对输入端口、相应的一对控制端口和相应的一对输出端口，所述一对输出端口分别被耦合到所述节点对，所述一对控制端口被耦合到公共节点，所述公共节点具有所述晶体管对的每个栅极和所述桥接晶体管的一个栅极。

【技术特征摘要】
【国外来华专利技术】2015.05.20 US 14/717,9851.一种驱动电路，其特征在于，所述驱动电路包括：差分晶体管对，所述差分晶体管对被配置为由电流源偏置并且包括差分输入和差分输出；电阻器对，所述电阻器对被耦合在节点对和所述差分输出之间；晶体管对，所述晶体管对被耦合在电源电压和所述节点对之间；桥接晶体管，所述桥接晶体管被耦合在所述节点对之间；以及一对三态电路元件，具有相应的一对输入端口、相应的一对控制端口和相应的一对输出端口，所述一对输出端口分别被耦合到所述节点对，所述一对控制端口被耦合到公共节点，所述公共节点具有所述晶体管对的每个栅极和所述桥接晶体管的一个栅极。2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括：所述电流源，其被配置为偏置所述差分晶体管对。3.根据要求2所述的驱动电路，其特征在于，所述电流源包括n沟道场效应晶体管。4.根据权利要求1所述的驱动电路，其特征在于，所述差分晶体管对包括一对n沟道场效应晶体管，所述一对n沟道场效应晶体管具有被耦合在一起的一对源极、被分别耦合到所述差分输出相应端的一对漏极以及提供所述差分输入的相应端的一对栅极。5.根据权利要求4所述的驱动电路，其特征在于，所述晶体管对包括一对p沟道场效应晶体管，所述一对p沟道场效应晶体管具有被耦合到所述电源电压的一对源极和被分别耦合到所述节点对的一对漏极。6.根据权利要求5所述的驱动电路，其特征在于，所述桥接晶体管包括p沟道场效应晶体管，所述p沟道场效应晶体管具有被耦合到所述节点对中一个节点的源极和被...

【专利技术属性】
技术研发人员：S·D·麦克劳德，H·J·尹，S·Y·陈，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US