移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，用于解决现有的GOA电路中的每一级移位寄存器仅能向一行栅线输出栅极扫描信号的问题。该移位寄存器单元包括第一输入模块在第一信号输入端的控制下，将第一控制电压端的电压输出至上拉节点；n级输出模块在上拉节点的控制下，依次将输出时钟信号端的信号输出至各级信号输出端其中n≥2，n为正整数；第一下拉控制模块在第一时钟信号端的控制下，将第一控制电压端的电压输出至下拉节点；第二下拉控制模块在上拉节点的控制下，将下拉节点的电压下拉至第一电压端；下拉模块在下拉节点的控制下，将上拉节点的电压下拉至第一电压端。

Shift register unit and its driving method, gate drive circuit, display device

The embodiment of the invention provides a shift register unit and its driving method, gate driving circuit, display device, relates to the field of display technology, used to solve the existing GOA circuit in each stage of shift register only to a gate line output gate scan signal problem. The shift register unit comprises a first input module in the first control signal input terminal, the voltage output of the first control voltage terminal first pull node; n control output module in the pull node, sequentially outputs an output signal to each clock signal output end of the end of the n is more than 2, n is positive integer; first pull-down control module in the end of the first clock signal, the output voltage to the first node drop-down control voltage end; second pull-down control module in the pull-up node, the voltage drop to the first voltage drop node; pull-down module in the control drop-down node, the voltage to the first voltage drop end of the pull-up node.

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
液晶显示器(LiquidCrystalDisplay，简称LCD)具有低辐射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。液晶显示器包括相互对盒的彩膜基板和阵列基板，其中，阵列基板可以划分为显示区域和位于显示区域周边的周边区域。上述显示区域设置有横纵交叉的栅线和数据线，栅线和数据线交叉界定出多个像素单元。周边区域设置有数据驱动电路可以将输入的显示数据及时钟信号定时顺序锁存，转换成模拟信号后输入到数据线。此外，周边区域还设置有栅级驱动电路可以将输入的时钟信号经过移位寄存器转换成控制上述像素单元开启/关断的电压，并逐行施加到栅线上。现有的栅极驱动电路常采用GOA(GateDriveronArray，阵列基板行驱动)设计将TFT(ThinFilmTransistor，薄膜场效应晶体管)栅极开关电路集成在上述周边区域。其中，GOA电路中的每一级移位寄存器的输出端与一行栅线相连接。栅线在逐行扫描的过程中，一行栅线被扫描时，能够接收到与该栅线相连接移位寄存器的输出端输出的栅极扫描信号，而与未被扫描的栅线相连接的移位寄存器处于非工作状态，从而使得输出端能够保持无信号输出的状态。然而，现有的GOA电路中的每一级移位寄存器仅能向一行栅线输出栅极扫描信号，在显示面板上制作GOA电路，移位寄存器的个数需要与栅线行数相匹配，这样一来，不利于实现显示面板的窄边框发展。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，用于解决现有的GOA电路中的每一级移位寄存器仅能向一行栅线输出栅极扫描信号的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例的第一方面，提供一种移位寄存器单元，包括第一输入模块、第一下拉控制模块、第二下拉控制模块、下拉模块以及n级输出模块，其中n≥2，n为正整数；所述第一输入模块连接第一信号输入端、第一控制电压端、上拉节点，所述第一输入模块用于在所述第一信号输入端的控制下，将所述第一控制电压端的电压输出至所述上拉节点；每级所述输出模块连接所述上拉节点、信号输出端、输出时钟信号端，每级所述输出模块用于在所述上拉节点的控制下，将所述输出时钟信号端的信号输出至所述信号输出端；所述第一下拉控制模块连接所述第一控制电压端、第一时钟信号端、下拉节点，所述第一下拉控制模块用于在所述第一时钟信号端的控制下，将所述第一控制电压端的电压输出至所述下拉节点；所述第二下拉控制模块连接所述上拉节点、所述下拉节点、第一电压端，所述第二下拉控制模块用于在所述上拉节点的控制下，将所述下拉节点的电压下拉至所述第一电压端；所述下拉模块连接所述上拉节点、所述下拉节点、所述第一电压端，所述下拉模块用于在所述下拉节点的控制下，将所述上拉节点的电压下拉至所述第一电压端。可选的，所述第一输入模块包括第一晶体管；所述第一晶体管的栅极连接所述第一信号输入端，第一极连接所述第一控制电压端，第二极连接所述上拉节点。可选的，每级所述输出模块包括输出晶体管和稳压电容；所述输出晶体管的栅极连接所述上拉节点，第一极连接所述输出时钟信号端，第二极连接所述信号输出端；所述稳压电容的一端连接所述上拉节点，另一端连接所述输出信号输出端。可选的，所述第一下拉控制模块包括第二晶体管；所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一控制电压端，第二极连接所述下拉节点；所述第二下拉控制模块包括第三晶体管；所述第三晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第一电压端；所述下拉模块包括第四晶体管；所述第四晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极连接所述第一电压端。可选的，所述下拉模块还连接各级所述信号输出端，所述下拉模块还用于在所述下拉节点的控制下，将所述信号输出端的电位拉低至所述第一电压端。可选的，所述下拉模块还包括输出下拉晶体管；所述输出下拉晶体管的栅极连接所述下拉节点，第一极连接所述信号输出端，第二极连接所述第一电压端。可选的，所述移位寄存器单元还包括连接在所述第一输入模块与所述上拉节点之间的第一稳压降噪模块，所述第一稳压降噪模块还连接所述第一电压端，和/或第二电压端；所述第一稳压降噪模块用于稳定所述上拉节点的电压，和降低所述上拉节点的噪声杂波。可选的，所述第一稳压降噪模块包括第一电容，和/或，第五晶体管；所述第一电容的一端连接所述第一输入模块的输出端，另一端连接所述第一电压端；所述第五晶体管的栅极连接所述第二电压端，第一极连接所述第一输入模块的输出端，第二极连接所述上拉节点。可选的，所述移位寄存器单元还包括连接在所述第一下拉控制模块与所述下拉节点之间的第二稳压降噪模块，所述第二稳压降噪模块还连接所述第一电压端、和/或第二电压端；所述第二稳压降噪模块用于稳定所述下拉节点的电压，和降低所述下拉节点的噪声杂波。可选的，所述第二稳压降噪模块包括第二电容，和/或第六晶体管；所述第二电容的一端连接所述第一下拉控制模块的输出端，另一端连接所述第一电压端；所述第六晶体管的栅极连接所述第二电压端，第一极连接所述第一下拉控制模块的输出端，第二极连接所述下拉节点。本专利技术实施例的第二方面，提供一种移位寄存器单元，包括第一方面所述的任意一种移位寄存器单元的技术特征，所述移位寄存器单元还包括第二输入模块和第三下拉控制模块；所述第二输入模块连接第二信号输入端、第二控制电压端、所述上拉节点，所述第一输入模块用于在所述第二信号输入端的控制下，将所述第二控制电压端的电压输出至所述上拉节点；所述第三下拉控制模块连接所述第二控制电压端、第二时钟信号端、所述下拉节点；所述第三下拉控制模块用于在所述第二时钟信号端的控制下，将所述第二控制电压端的电压输出至所述下拉节点。可选的，所述第二输入模块包括第八晶体管；所述第八晶体管的栅极连接所述第二信号输入端，第一极连接所述第二控制电压端，第二极连接所述上拉节点。可选的，所述第三下拉控制模块包括第九晶体管；所述第九晶体管的栅极连接所述第二时钟信号端，第一极连接所述第二控制电压端，第二极连接所述下拉节点。本专利技术实施例的第三方面，提供一种栅极驱动电路，包括多个级联的如第一方面所述的移位寄存器单元；第一级移位寄存器单元的第一信号输入端连接起始信号端；除了第一级移位寄存器单元以外，每一级移位寄存器单元的第一信号输入端连接该级移位寄存器单元的上一级移位寄存器单元的最后一级信号输出端。本专利技术实施例的第四方面，提供一种栅极驱动电路，包括多个级联的如第二方面所述的移位寄存器单元；第一级移位寄存器单元的第一信号输入端连接起始信号端；除了第一级移位寄存器单元以外，每一级移位寄存器单元的第一信号输入端连接该级移位寄存器单元的上一级移位寄存器单元的最后一级信号输出端；除了最后一级移位寄存器单元以外，每一级移位寄存器单元的第二信号输入端连接该级移位寄存器单元的下一级移位寄存器单元的第一级信号输出端；最后一级移位寄存器单元的第二信号输入端连接所述起始信号端。本专利技术实施例的第五方面，提供一种显示装置，包括如第三本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括第一输入模块、第一下拉控制模块、第二下拉控制模块、下拉模块以及n级输出模块，其中n≥2，n为正整数；所述第一输入模块连接第一信号输入端、第一控制电压端、上拉节点，所述第一输入模块用于在所述第一信号输入端的控制下，将所述第一控制电压端的电压输出至所述上拉节点；每级所述输出模块均连接所述上拉节点、信号输出端、输出时钟信号端，每级所述输出模块用于在所述上拉节点的控制下，将所述输出时钟信号端的信号输出至所述信号输出端；所述第一下拉控制模块连接所述第一控制电压端、第一时钟信号端、下拉节点，所述第一下拉控制模块用于在所述第一时钟信号端的控制下，将所述第一控制电压端的电压输出至所述下拉节点；所述第二下拉控制模块连接所述上拉节点、所述下拉节点、第一电压端，所述第二下拉控制模块用于在所述上拉节点的控制下，将所述下拉节点的电压下拉至所述第一电压端；所述下拉模块连接所述上拉节点、所述下拉节点、所述第一电压端，所述下拉模块用于在所述下拉节点的控制下，将所述上拉节点的电压下拉至所述第一电压端。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括第一输入模块、第一下拉控制模块、第二下拉控制模块、下拉模块以及n级输出模块，其中n≥2，n为正整数；所述第一输入模块连接第一信号输入端、第一控制电压端、上拉节点，所述第一输入模块用于在所述第一信号输入端的控制下，将所述第一控制电压端的电压输出至所述上拉节点；每级所述输出模块均连接所述上拉节点、信号输出端、输出时钟信号端，每级所述输出模块用于在所述上拉节点的控制下，将所述输出时钟信号端的信号输出至所述信号输出端；所述第一下拉控制模块连接所述第一控制电压端、第一时钟信号端、下拉节点，所述第一下拉控制模块用于在所述第一时钟信号端的控制下，将所述第一控制电压端的电压输出至所述下拉节点；所述第二下拉控制模块连接所述上拉节点、所述下拉节点、第一电压端，所述第二下拉控制模块用于在所述上拉节点的控制下，将所述下拉节点的电压下拉至所述第一电压端；所述下拉模块连接所述上拉节点、所述下拉节点、所述第一电压端，所述下拉模块用于在所述下拉节点的控制下，将所述上拉节点的电压下拉至所述第一电压端。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块包括第一晶体管；所述第一晶体管的栅极连接所述第一信号输入端，第一极连接所述第一控制电压端，第二极连接所述上拉节点。3.根据权利要求1所述的移位寄存器单元，其特征在于，每级所述输出模块包括输出晶体管和稳压电容；所述输出晶体管的栅极连接所述上拉节点，第一极连接所述输出时钟信号端，第二极连接所述信号输出端；所述稳压电容的一端连接所述上拉节点，另一端连接所述输出信号输出端。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉控制模块包括第二晶体管；所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一控制电压端，第二极连接所述下拉节点；所述第二下拉控制模块包括第三晶体管；所述第三晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第一电压端；所述下拉模块包括第四晶体管；所述第四晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极连接所述第一电压端。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块还连接各级所述信号输出端，所述下拉模块还用于在所述下拉节点的控制下，将所述信号输出端的电位拉低至所述第一电压端。6.根据权利要求5所述的移位寄存器单元，其特征在于，所述下拉模块还包括输出下拉晶体管；所述输出下拉晶体管的栅极连接所述下拉节点，第一极连接所述信号输出端，第二极连接所述第一电压端。7.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括连接在所述第一输入模块与所述上拉节点之间的第一稳压降噪模块，所述第一稳压降噪模块还连接所述第一电压端，和/或第二电压端；所述第一稳压降噪模块用于稳定所述上拉节点的电压，和降低所述上拉节点的噪声杂波。8.根据权利要求7所述的移位寄存器单元，其特征在于，所述第一稳压降噪模块包括第一电容，和/或，第五晶体管；所述第一电容的一端连接所述第一输入模块的输出端，另一端连接所述第一电压端；所述第五晶体管的栅极连接所述第二电压端，第一极连接所述第一输入模块的输出端，第二极连接所述上拉节点。9.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括连接在所述第一下拉控制模块与所述下拉节点之间的第二稳压降噪模块，所述第...

【专利技术属性】
技术研发人员：黄飞，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11