一种GOA电路时序控制方法及Gate IC、显示装置制造方法及图纸

本发明专利技术提供一种GOA电路时序控制方法，其在由多个GOA结构单元级联形成的GOA电路上实现，包括检测GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号；待当前检测到某一级GOA结构单元所对应写入的数据线信号出现异常时，则设置为异常GOA结构单元，并将异常GOA结构单元的下一级GOA结构单元上的时钟信号拉低为低电位信号并一直维持，直至异常GOA结构单元所对应写入的数据线信号被修复为正常时为止。实施本发明专利技术，能够克服现有技术中某一级GOA 结构单元所对应写入的数据线信号出现异常时导致后续GOA 结构单元无法输出正常的数据线信号甚至整个GOA电路因误动作而无法工作的问题。

A GOA circuit timing control method and Gate IC and display device

The invention provides a GOA circuit timing control method and its realization in the GOA circuit is formed by a plurality of GOA units cascade, including the detection of GOA circuit in each cascaded GOA structure unit corresponding to the data signal line write respectively; to the current detection to a level GOA cell corresponding data line write signal when an exception occurs, it is set to GOA abnormal structure unit, and a clock signal to the next level GOA structure unit abnormal GOA structure unit on low to low level signal and has been maintained until the abnormal GOA unit corresponding data line write signal is normal until the repair. The invention can overcome the existing technology in a GOA structural unit corresponding to the data signal line write led to a subsequent GOA structure unit can not output data signal line normal or even the entire GOA circuit due to malfunction and can not work the problem of abnormal.

【技术实现步骤摘要】
一种GOA电路时序控制方法及GateIC、显示装置
本专利技术涉及液晶显示
，尤其涉及一种GOA（GateDriverOnArray，阵列基板行驱动）电路时序控制方法及GateIC（栅极集成电路）、液晶面板、显示装置。
技术介绍
液晶显示器具有低辐射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器，因而被广泛地应用于笔记本电脑、个人数字助理PDA、平面电视或移动电话等产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用GOA技术，即将栅极驱动电路集成在玻璃基板上，形成对液晶面板的扫描驱动。GOA技术相比传统COF（ChipOnFlex/Film，覆晶薄膜）技术，不仅可以大幅度节约制造成本，而且省去了Gate侧COF的Bonging制程，对产能提升也是极为有利的。因此，GOA是未来液晶面板发展的重点技术。如图1所示，现有的GOA电路，通常包括级联的多个GOA结构单元，每一级GOA结构单元均对应驱动一级水平扫描线。GOA结构单元的主要结构包括上拉控制电路①，上拉电路②，下传电路③，下拉电路④和下拉维持电路⑤，以及负责电位抬升的自举电容⑥。其中，上拉控制电路①负责控制上拉电路②的打开时间为Q（N）点实现预充电，一般连接上一级GOA结构单元传递过来的下传信号；上拉电路②主要负责将时钟信号CK/XCK输出为栅极信号；下传电路③主要为控制下一级GOA结构单元中信号的打开和关闭；下拉电路④负责在第一时间拉低Q（N）、G（N）点电位至VSS，从而关闭G（N）点信号；下拉维持电路⑤则负责将Q（N）、G（N）点电位维持在VSS不变，即负电位，通常有两个下拉维持模块交替作用；自举电容⑥则负责Q（N）点的二次抬升，这样有利于上拉电路的G（N）输出。GOA电路的目的就是将集成电路输出的扫描波形通过电路操作的方式输出，使像素开关打开可以向氧化锢锡（ITO）电极输入数据线信号，并待数据线信号输入完后，将数据线信号内容保持住直到下一帧的开启。但是，专利技术人发现，如果当前GOA结构单元所对应写入的数据线信号出现异常时，则往往会导致后续GOA结构单元无法输出正常的数据线信号，甚至于造成整个GOA电路出现误动作而无法工作。
技术实现思路
本专利技术实施例所要解决的技术问题在于，提供一种GOA电路时序控制方法及GateIC、液晶面板、显示装置，能够克服现有技术中某一级GOA结构单元所对应写入的数据线信号出现异常时导致后续GOA结构单元无法输出正常的数据线信号甚至整个GOA电路因误动作而无法工作的问题。为了解决上述技术问题，本专利技术实施例提供了一种GOA电路时序控制方法，其在由多个GOA结构单元级联形成的GOA电路上实现，包括步骤：检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号；待当前检测到某一级GOA结构单元所对应写入的数据线信号出现异常时，则将当前检测数据线信号出现异常所对应的GOA结构单元设置为异常GOA结构单元，并将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号拉低为低电位信号并一直维持，直至所述异常GOA结构单元所对应写入的数据线信号被修复为正常时为止。其中，所述检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号是通过由上至下逐行扫描每一个级联GOA结构单元所对应数据线信号的输出波形来实现的。其中，所述方法进一步包括：待将所述异常GOA结构单元输出的栅极信号再次关闭后开启，检测到所述异常GOA结构单元所对应写入的数据线信号被修复，则将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号恢复为正常。其中，所述方法进一步包括：待将所述异常GOA结构单元输出的栅极信号多次循环关闭及开启后，检测到所述异常GOA结构单元所对应写入的数据线信号被修复，则将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号恢复为正常。本专利技术实施例还提供了一种GateIC，其用于由多个GOA结构单元级联形成的GOA电路上，包括：检测模块，用于检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号；电压拉低修复模块，用于待当前检测到某一级GOA结构单元所对应写入的数据线信号出现异常时，则将当前检测数据线信号出现异常所对应的GOA结构单元设置为异常GOA结构单元，并将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号拉低为低电位信号并一直维持，直至所述异常GOA结构单元所对应写入的数据线信号被修复为正常时为止。其中，所述GateIC还包括：单次暂停电压恢复模块，用于待将所述异常GOA结构单元输出的栅极信号再次关闭后开启，检测到所述异常GOA结构单元所对应写入的数据线信号被修复，则将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号恢复为正常。其中，所述GateIC还包括：多次暂停电压恢复模块，用于待将所述异常GOA结构单元输出的栅极信号多次循环关闭及开启后，检测到所述异常GOA结构单元所对应写入的数据线信号被修复，则将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号恢复为正常。本专利技术实施例又提供了一种液晶面板，包括前述的GateIC和由多个GOA结构单元级联形成的GOA电路。本专利技术实施例又提供了一种显示装置，包括前述的液晶面板。实施本专利技术实施例，具有如下有益效果：在本专利技术实施例中，当测试检测到某一级GOA结构单元所对应写入的数据线信号存在异常时，即可暂停异常GOA结构单元的下一级GOA结构单元的栅极信号开启直至异常GOA结构单元所对应的数据线信号恢复正常为止，从而能够克服异常GOA结构单元导致后续GOA结构单元无法输出正常的数据线信号甚至整个GOA电路因误动作而无法工作的问题，避免了因错误信号的写入导致画面异常，提高了液晶面板的画面品味和信赖性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本专利技术的范畴。图1为现有技术中单级GOA结构单元的电路图；图2为本专利技术实施例一提供的GOA电路时序控制方法的流程图；图3为本专利技术实施例一提供的GOA电路时序控制方法中三个级联GOA结构单元随数据线信号修复前后变化的波形图；图4为本专利技术实施例一提供的GOA电路时序控制方法中三个级联GOA结构单元随时钟信号变化的一波形图；图5为本专利技术实施例一提供的GOA电路时序控制方法中三个级联GOA结构单元随时钟信号变化的另一波形图；图6为本专利技术实施例二提供的GateIC的系统结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述。如图2所示，为本专利技术实施例一中，提供的一种GOA电路时序控制方法，其在由多个GOA结构单元级联形成的GOA电路上实现，包括步骤：步骤S1、检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号；步骤S2、待当前检测到某一级GOA结构单元所对应写入的数据线信号出现本文档来自技高网...

【技术保护点】
一种GOA电路时序控制方法，其特征在于，其在由多个GOA结构单元级联形成的GOA电路上实现，包括步骤：检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号；待当前检测到某一级GOA结构单元所对应写入的数据线信号出现异常时，则将当前检测数据线信号出现异常所对应的GOA结构单元设置为异常GOA结构单元，并将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号拉低为低电位信号并一直维持，直至所述异常GOA结构单元所对应写入的数据线信号被修复为正常时为止。

【技术特征摘要】
1.一种GOA电路时序控制方法，其特征在于，其在由多个GOA结构单元级联形成的GOA电路上实现，包括步骤：检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号；待当前检测到某一级GOA结构单元所对应写入的数据线信号出现异常时，则将当前检测数据线信号出现异常所对应的GOA结构单元设置为异常GOA结构单元，并将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号拉低为低电位信号并一直维持，直至所述异常GOA结构单元所对应写入的数据线信号被修复为正常时为止。2.如权利要求1所述的GOA电路时序控制方法，其特征在于，所述检测所述GOA电路中每一个级联GOA结构单元分别对应写入的数据线信号是通过由上至下逐行扫描每一个级联GOA结构单元所对应数据线信号的输出波形来实现的。3.如权利要求1所述的GOA电路时序控制方法，其特征在于，所述方法进一步包括：待将所述异常GOA结构单元输出的栅极信号再次关闭后开启，检测到所述异常GOA结构单元所对应写入的数据线信号被修复，则将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号恢复为正常。4.如权利要求1所述的GOA电路时序控制方法，其特征在于，所述方法进一步包括：待将所述异常GOA结构单元输出的栅极信号多次循环关闭及开启后，检测到所述异常GOA结构单元所对应写入的数据线信号被修复，则将所述异常GOA结构单元的下一级GOA结构单元上的时钟信号恢复为正常。5.一种Gat...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44