一种版图边界提取方法及装置制造方法及图纸

本发明专利技术提供一种版图边界提取方法及装置，获取集成电路版图中每个矩形子模块的顶点；对集成电路版图中的矩形子模块进行边界提取；将模块与其他未组合的矩形子模块和/或者其他模块进行组合，每组合一次对组合后得到的模块进行边界提取直至组合后的模块为集成电路版图；以组合成所述集成电路版图的组成主体的顶点为依据，对所述组成主体的边界进行整合，得到集成电路版图的边界，实现以矩形子模块和/或模块的顶点为依据，获取集成电路版图的边界，并且在以矩形子模块和/或模块的顶点为依据获取边界时，可以同时获取多个子模块和/或模块的顶点，实现对多个子模块和/或模块的边界提取。

A method and device for extracting layout boundary

The present invention provides a method and a device for extracting domain boundary, obtain each rectangular sub module in integrated circuit layout of rectangular sub vertices; in integrated circuit layout module for boundary extraction; the module with other non rectangular sub combination of the module and / or other modules, each combination of a combination of obtained after the module boundary extraction module until after the combination of integrated circuit layout; to form the main body composed of an integrated circuit layout of the vertex based on the integration of subject boundary, get integrated circuit diagram to realize the boundary version, rectangular sub modules and / or modules of vertex based integrated access the layout of the circuit boundary and in a rectangular sub module and / or module according to the obtained boundary vertices, can simultaneously access multiple sub modules and / or modules of vertex The boundary extraction of multiple sub modules and / or modules is realized.

【技术实现步骤摘要】
一种版图边界提取方法及装置
本专利技术涉及集成电路版图
，特别涉及一种版图边界提取方法及装置。
技术介绍
随着半导体制造工艺和集成电路设计能力的不断进步，SoC(System-on-Chip，系统级芯片)中使用的存储器数目日益增多，由于在同一个设计中需要各种大小不同或结构不同的存储器，完全用全定制的方法设计这些存储器变得非常困难。存储器编译器作为用来生成不同大小与功能的存储器的有效工具而被广泛使用。在存储器编译器的使用中，首先需要快速地获得所生成的存储器IP(IntellectualProperty，硅知识产权)核的边界；并且为了保护存储器编译器开发方的核心技术，提供存储器IP核的接口信息给用户，该存储器IP核的接口信息包括边界。因此基于上述原因，快速的提取版图边界是存储器编译器的一项重要功能。其中存储器IP核的边界是构成存储器IP核的集成电路版图的边界，在集成电路版图中，每个集成电路版图中的子模块都有一个多边形边界，所有子模块的多边形边界构成集成电路版图的边界。虽然目前已有版图边界提取方法，但是目前的版图边界提取方法是基于多边形分割为矩形子模块后的斜率计算，其中矩形子模块为所本文档来自技高网...

【技术保护点】
一种版图边界提取方法，其特征在于，包括：获取集成电路版图中每个矩形子模块的顶点；对所述集成电路版图中的矩形子模块进行边界提取，其中所述边界提取过程包括：将所述集成电路版图中相邻的至少两个矩形子模块进行组合，以组合的每个所述矩形子模块的顶点为依据，对组合的每个矩形子模块的边界进行整合，得到组合至少两个矩形子模块后形成的模块的边界；将所述模块与其他未组合的所述矩形子模块和/或者其他所述模块进行组合，每组合一次对组合后得到的模块进行边界提取直至组合后的模块为所述集成电路版图；以组合成所述集成电路版图的组成主体的顶点为依据，对所述组成主体的边界进行整合，得到集成电路版图的边界，其中所述组成主体为组成所...

【技术特征摘要】
1.一种版图边界提取方法，其特征在于，包括：获取集成电路版图中每个矩形子模块的顶点；对所述集成电路版图中的矩形子模块进行边界提取，其中所述边界提取过程包括：将所述集成电路版图中相邻的至少两个矩形子模块进行组合，以组合的每个所述矩形子模块的顶点为依据，对组合的每个矩形子模块的边界进行整合，得到组合至少两个矩形子模块后形成的模块的边界；将所述模块与其他未组合的所述矩形子模块和/或者其他所述模块进行组合，每组合一次对组合后得到的模块进行边界提取直至组合后的模块为所述集成电路版图；以组合成所述集成电路版图的组成主体的顶点为依据，对所述组成主体的边界进行整合，得到集成电路版图的边界，其中所述组成主体为组成所述集成电路版图的模块的集合，或者所述组成主体为组成所述集成电路版图的模块和矩形子模块的集合。2.根据权利要求1所述的方法，其特征在于，将所述集成电路版图中相邻的至少两个矩形子模块进行组合，以组合的每个所述矩形子模块的顶点为依据，对组合的每个矩形子模块的边界进行整合，得到组合至少两个矩形子模块后形成的模块的边界，包括：将所述集成电路版图中相邻的两个矩形子模块进行组合，且任意一个矩形子模块仅包括组合得到的一个模块中，组合所述模块的两个矩形子模块中一个矩形子模块记为第一矩形子模块，另一个矩形子模块记为第二矩形子模块；以所述第一矩形子模块和所述第二矩形子模块的顶点坐标为依据，获取所述第一矩形子模块相对于所述第二矩形子模块的插入点和结束点，以及所述第二矩形子模块相对于所述第一矩形子模块的开始点；按照所述第二矩形子模块的顶点顺序，将所述第二矩形子模块的顶点从所述开始点起依次插入到所述第一矩形子模块的顶点中，得到所述模块的顶点集合，所述第二矩形子模块的顶点位于所述插入点和所述结束点之间；以所述模块的顶点集合中的顶点顺序为依据，连接所述顶点集合中各个顶点以得到所述模块的边界。3.根据权利要求2所述的方法，其特征在于，按照所述第二矩形子模块的顶点顺序，将所述第二矩形子模块的顶点从所述开始点依次插入到所述第一矩形子模块的顶点中，包括：当所述第二矩形子模块和所述第一矩形子模块中包括相同坐标的顶点时，从所述第二矩形子模块和所述第一矩形子模块中删除所述相同坐标的顶点；按照所述第二矩形子模块的顶点顺序，将所述第二矩形子模块中剩余的顶点从所述开始点起依次插入到所述第一矩形子模块的剩余顶点中，所述第二矩形子模块中剩余的顶点位于所述插入点和所述结束点之间。4.根据权利要求1所述的方法，其特征在于，将所述集成电路版图中相邻的至少两个矩形子模块进行组合，以组合的每个所述矩形子模块的顶点为依据，对组合的每个矩形子模块的边界进行整合，得到组合至少两个矩形子模块后形成的模块的边界，包括：将所述集成电路版图中相连的两个矩形子模块进行组合，且任意一个矩形子模块仅包括组合得到的一个模块中；获取所述模块的边界点，所述模块的边界点为仅包括在一个所述矩形子模块中的顶点；基于所述模块的边界点坐标，获取所述模块的边界点顺序；以所述模块的边界点顺序为依据，连接各个边界点以得到所述模块的边界。5.根据权利要求4所述的方法，其特征在于，获取所述模块的边界点，包括：计算所述两个矩形子模块的顶点在两个所述矩形子模块中出现的次数，将出现次数为奇数的顶点作为所述模块的边界点；或者计算所述两个矩形子模块的顶点坐标，将坐标不相同的顶点作为所述模块的边界点。6.根据权利要求1至5任意一项所述的方法，其特征在于，将所述集成电路版图中相邻的至少两个矩形子模块进行组合，包括：按照矩形...

【专利技术属性】
技术研发人员：陈岚，陈巍巍，龙爽，王家蕊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11