一种GPU箱PCIE扩展互连拓扑装置制造方法及图纸

本发明专利技术公开了一种GPU箱PCIE扩展互连拓扑装置，包括GPU箱，所述GPU箱包括8组互相连接的GPU，和，与GPU连接的CPU服务器，和，PCIE switch模块；所述PCIE switch模块通过PCIE slot安装高速互联线缆卡，实现不同的GPU箱之间的互联；所述GPU之间通过PCIE switch模块连接；所述CPU服务器通过PCIE链路与GPU箱连接；所述PCIE switch模块将PCIE链路扩展为8组PCIE X16链路实现CPU服务器与8组GPU的连接。本发明专利技术实现了标准PCIE接口GPU箱的独立设计，GPU性能保证了最大化，传输延迟低，扩展性好，可以灵活配置搭配使用，提供了一种高性能和人工智能所需要的GPU箱设计。

A GPU box PCIE extended interconnection topology device

The invention discloses a GPU box PCIE expansion device interconnection topology, including GPU box, the GPU box comprises 8 groups of interconnected GPU, and the connection with the GPU server, CPU, and PCIE switch, module; the switch module PCIE installed high-speed Internet cable card through PCIE slot interconnection GPU box is different; the GPU between PCIE connected through switch module; the CPU server through the PCIE link and GPU box; the PCIE switch module will be extended to the PCIE link connecting CPU server and 8 group GPU 8 group PCIE X16 link. The invention realizes the independent design of the standard PCIE interface GPU box. The GPU performance is guaranteed to maximize, the transmission delay is low, the expansibility is good, and it can be configured flexibly, and provides a GPU box design for high performance and AI.

【技术实现步骤摘要】
一种GPU箱PCIE扩展互连拓扑装置
本专利技术涉及服务器板卡设计
，尤其是一种GPU箱PCIE扩展互连拓扑装置。
技术介绍
随着人工智能和高性能计算的兴起，GPU(GraphicsProcessorUnit显示处理器单元)运算的优势在高性能计算机的体现越来越明显，相较于传统的CPU处理器，超高的出来核心，更适合更过并行运算的人工智能和高性能要求，GPU服务器已经成为服务器下个快速增长点。现在的GPU设计基本上是采用通用PCIE(peripheralcomponentinterconnectexpress高速串行计算机扩展总线)插槽接口，基本上都是集成到服务器内部，和服务器本身绑定，作为GPU服务器或者高性能服务器销售。标准的PCIE接口是通用服务器常用的设计方式，但由于GPU设计需要更多的电源和结构空间，服务器本身只有单一GPU的时候，设计是没有问题的，但是应用于人工智能和高性能的的服务器现在需要使用更多的GPU处理器，多GPU设计就是会使服务器变得比较庞大，而且和其他标卡设计兼容性不好，同样这样PCIE结构就会成为GPU之间数据交换处理的瓶颈，严重影响多GPU架构下多GPU的性能发挥。GPU和CPU处理器的集成设计，绑定了GPU和CPU的应用场景，一旦应用达到GPU使用的上限时，只能通过网络做分布式互联方案，这样服务器本身的处理性能就会卡在网络带宽和延迟上，无法更高的提高服务器的性能。CPU和GPU之间的互联架构是固定的，无法根据不同的应用场景调整合适的CPU和GPU之间个互联拓扑，以达到一个浮点运算(GPU优势项)和整数运算(CPU优势项)的合理配置。
技术实现思路
本专利技术的目的是提供一种GPU箱PCIE扩展互连拓扑装置，解决了GPU之间的互联通道宽带延迟问题，实现了GPU与CPU之间互联拓扑结构的弹性设计。为实现上述目的，本专利技术采用下述技术方案：一种GPU箱PCIE扩展互连拓扑装置，包括GPU箱，所述GPU箱包括8组互相连接的GPU，和，与GPU连接的CPU服务器，和，PCIEswitch模块；所述PCIEswitch模块通过PCIEslot安装高速互联线缆卡，实现不同的GPU箱之间的互联；所述GPU之间通过PCIEswitch模块连接；所述CPU服务器通过PCIE链路与GPU箱连接；所述PCIEswitch模块将PCIE链路扩展为8组PCIEX16链路实现CPU服务器与8组GPU的连接。进一步地，所述PCIEswitch模块包括第一PCIEswitch芯片、第二PCIEswitch芯片，所述GPU箱的上行端口配置两组PCIEX16端口与CPU服务器连接时，所述第一PCIEswitch芯片的端口S0通过PCIEslot1与第一高速互连线缆卡连接，所述第一PCIEswitch芯片的端口S1通过slimline接口与CPU服务器连接，所述第二PCIEswitch芯片的端口S0通过PCIEslot2与第二高速互连线缆卡连接，所述第二PCIEswitch芯片的端口S1通过slimline接口与CPU服务器连接。进一步地，所述PCIEswitch模块包括第一PCIEswitch芯片、第二PCIEswitch芯片，所述GPU箱的上行端口配置一组PCIEX16端口与CPU服务器连接时，所述第一PCIEswitch芯片的端口S0、第二PCIEswitch芯片的端口S1通过PCIE转slimline转接卡与CPU服务器的slimline接口连接。进一步地，所述第一PCIEswitch芯片的端口S2、端口S3、端口S4、端口S5分别通过PCIEX16链路与GPU0、GPU1、GPU2、GPU3连接；所述第二PCIEswitch芯片的端口S2、端口S3、端口S4、端口S5分别通过PCIEX16链路与GPU4、GPU5、GPU6、GPU7连接。进一步地，所述第一PCIEswitch芯片的电源连接端与GPU的电源连接端连接；所述第二PCIEswitch芯片的电源连接端与GPU的电源连接端连接。进一步地，所述CPU服务器的时钟端与第一PCIEswitch芯片的时钟端连接，所述第一PCIEswitch芯片的时钟端分别与第二PCIEswitch芯片的时钟端、第一高速互连线缆卡、第二高速互连线缆卡、GPU0、GPU1、GPU2、GPU3、GPU4、GPU5、GPU6、GPU7连接。进一步地，所述CPU服务器通过slimline接口将I2C总线分为两路，一路通过I2C开关芯片扩展8组I2C链路依次与GPU0、GPU1、GPU2、GPU3、GPU4、GPU5、GPU6、GPU7连接；另一路通过模拟侦测芯片依次与GPU0POWER、GPU1POWER、GPU2POWER、GPU3POWER、GPU4POWER、GPU5POWER、GPU6POWER、GPU7POWER连接。
技术实现思路
中提供的效果仅仅是实施例的效果，而不是专利技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：本专利技术采用标准PCIE接口GPU设计，GPU型号可以根据客户需求灵活配置；GPU之间直接通过PCIESWITCH互联访问，GPU之间速率高达16GB/s；GPU箱之间可以通过IB卡实现多机箱互联，互联速率达100Gbps，数据延迟us级别；上行端口实现标准slimline接口化，可以和不通服务器进行适配，而且上行端口可灵活配置成两组PCIEX16和一组PCIEX16。本专利技术实现了标准PCIE接口GPU箱的独立设计，GPU性能保证了最大化，传输延迟低，扩展性好，可以灵活配置搭配使用，提供了一种高性能和人工智能所需要的GPU箱设计。附图说明图1是本专利技术实施例一的结构示意图；图2是本专利技术时钟隔离设计原理图；图3是本专利技术I2C总线分配示意图。具体实施方式为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本专利技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本专利技术。实施例一如图1所示，包括GPU箱，CPU服务器，第一PCIEswitch芯片PEX9797、第二PCIEswitch芯片PEX9797，GPU箱包括8组互相连接的GPU，GPU箱的上行端口配置两组PCIEX16端口与CPU服务器连接时，第一PCIEswitch芯片PEX9797的端口S0通过PCIEslot1与第一高速互连线缆卡连接，第一PCIEswitch芯片PEX9797的端口S1通过slimline接口与CPU服务器连接，第一PCIEswitch芯片PEX9797的端口S2、端口S4连接到PCIE连接端子，PCIE连接端子通过2*PCIEGen3X16总线与另一只PCIE连接端子连接，另一只PCIE连接端子通过两路PCIEX16总线与两只PCIEslot芯片连接，两只PCIEslot芯片分别通过PCIEX16总线与GPU0、GPU1连本文档来自技高网...

【技术保护点】
一种GPU箱PCIE扩展互连拓扑装置，其特征是，包括GPU箱，所述GPU箱包括8组互相连接的GPU，和，与GPU连接的CPU服务器，和，PCIE switch模块；所述PCIE switch模块通过PCIE slot安装高速互联线缆卡，实现不同的GPU箱之间的互联；所述GPU之间通过PCIE switch模块连接；所述CPU服务器通过PCIE链路与GPU箱连接；所述PCIE switch模块将PCIE链路扩展为8组PCIE X16链路实现CPU服务器与8组GPU的连接。

【技术特征摘要】
1.一种GPU箱PCIE扩展互连拓扑装置，其特征是，包括GPU箱，所述GPU箱包括8组互相连接的GPU，和，与GPU连接的CPU服务器，和，PCIEswitch模块；所述PCIEswitch模块通过PCIEslot安装高速互联线缆卡，实现不同的GPU箱之间的互联；所述GPU之间通过PCIEswitch模块连接；所述CPU服务器通过PCIE链路与GPU箱连接；所述PCIEswitch模块将PCIE链路扩展为8组PCIEX16链路实现CPU服务器与8组GPU的连接。2.如权利要求1所述的一种GPU箱PCIE扩展互连拓扑装置，其特征是，所述PCIEswitch模块包括第一PCIEswitch芯片、第二PCIEswitch芯片，所述GPU箱的上行端口配置两组PCIEX16端口与CPU服务器连接时，所述第一PCIEswitch芯片的端口S0通过PCIEslot1与第一高速互连线缆卡连接，所述第一PCIEswitch芯片的端口S1通过slimline接口与CPU服务器连接，所述第二PCIEswitch芯片的端口S0通过PCIEslot2与第二高速互连线缆卡连接，所述第二PCIEswitch芯片的端口S1通过slimline接口与CPU服务器连接。3.如权利要求1所述的一种GPU箱PCIE扩展互连拓扑装置，其特征是，所述PCIEswitch模块包括第一PCIEswitch芯片、第二PCIEswitch芯片，所述GPU箱的上行端口配置一组PCIEX16端口与CPU服务器连接时，所述第一PCIEswitch芯片的端口S0、第二PCIEswitch芯片的端口S1通过PCIE转slimline转接卡与CPU服务...

【专利技术属性】
技术研发人员：李岩，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41