一种QFN芯片PCB封装方法及PCB板技术

本发明专利技术公开了一种QFN芯片PCB封装方法及PCB板，所述方法包括：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。本发明专利技术的QFN芯片PCB封装方法及PCB板，解决了QFN芯片在回流焊过程的焊接不良问题，保证芯片自身性能不受影响，保证了芯片工作的稳定性和散热效果，提高了产品可靠性，降低市场不良率；且方法简单、便于实现、无需增加额外的材料成本、成本低。

A QFN chip PCB encapsulation method and PCB board

The invention discloses a QFN chip PCB package method and PCB board, the method includes determining with middle pin pad pad is electrically connected, the pin pads and the intermediate pad through the wiring layer is electrically connected with the middle pad; adjust the electrical connection of the pin pad solder layer ruler inch or / and intermediate pad solder layer size, so that the pin pad solder layer and the solder layer pad spacing over a set distance. QFN chip PCB package and the method of the invention solves the PCB board, QFN chip in the problem of poor welding reflow process, guarantee the chip performance is not affected, to ensure the stability and the cooling effect of chips, improve product reliability, reduce the adverse market rate; and has the advantages of simple method, easy realization, without increasing additional material cost and low cost.

【技术实现步骤摘要】
一种QFN芯片PCB封装方法及PCB板
本专利技术属于PCB封装
，具体地说，是涉及一种QFN芯片PCB封装方法及PCB板。
技术介绍
近几年来，由于QFN封装（QuadFlatNo-leadpackage，方形扁平无引脚封装）具有良好的电和热性能、体积小、重量轻，其应用正在快速增长。QFN元件底部具有与底面水平的焊端，在中央有一个大面积裸露焊端用来导热，围绕大焊端的外围四周有实现电气连接的I/O焊端（引脚），I/O焊端有两种类型：一种只裸露出元件底部的一面，其它部分被封装在元件内；另一种焊端有裸露在元件侧面的部分。使用标准的QFN芯片封装进行PCB设计时，当QFN芯片的引脚（一般为电源或地）与底部中间裸露焊盘相连接时，由于裸露焊盘面积相对芯片引脚要大很多，所以在回流焊时，芯片引脚上的锡膏会被面积很大的中间裸露焊盘吸附过去，从而造成芯片引脚缺焊、虚焊、漏焊等不良现象。而且因为QFN芯片的自身特点，这种引脚的焊接不良，很难在生产过程中及时发现，往往将携带焊接不良的制成品流向终端客户，表现为市场失效。目前针对这种焊接不良，几种常用的方法分别为：一、减小底部裸露焊盘的面积。这种方法虽然可以解决芯片焊接不良问题，但是同时降低了芯片的散热效果，违背了QFN芯片设计的初衷。长时间运行，较差的散热性会影响芯片的性能并减少器件寿命。二、减少锡膏的用量。这种方法在一定程度可能会降低焊接不良率，但是不能从根本上解决问题。一方面，锡膏在焊接过程中的状态不容易控制，无法保证芯片引脚上的锡膏不被大焊盘吸附；另一方面，减少锡膏用量本身，也会使引脚焊接不充分，造成虚焊。三、不将芯片的电源或地引脚与裸露焊盘连接。这种方法不存在所述的焊接不良，但是由于底部裸露焊盘占据了芯片底部的整个面积，这样就没有足够的空间给芯片的电源或地进行铺铜，从而使芯片容易受到外部噪音的干扰，影响到正常工作的稳定性，电磁兼容的能力变差。四、改变芯片自身的封装设计。专利CN201710114215中，同样指出了类似的焊接不良问题，但是该专利技术专利主要改善的是增加了散热面积和焊接强度，并没有具体解决外围导电焊盘上的锡覆盖面积不达标的问题。而且更改芯片自身的设计，难度和成本都相对较大，给后续生产的工艺控制带来不便。
技术实现思路
本专利技术提供了一种QFN芯片PCB封装方法，解决了现有技术中提到的焊接不良的问题。为解决上述技术问题，本专利技术采用下述技术方案予以实现：一种QFN芯片PCB封装方法，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；所述方法包括：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。进一步的，所述设定距离为0.4mm。又进一步的，所述调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离；具体包括：缩短该引脚焊盘靠近中间焊盘一侧的阻焊层设定长度，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。更进一步的，所述设定长度取最大值时，该引脚焊盘靠近中间焊盘一侧的阻焊层与该引脚焊盘的锡膏层平齐。再进一步的，所述调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离；具体包括：在中间焊盘的阻焊层靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层的间距≥设定距离。优选的，所述缺口的长度≤该引脚焊盘长度的1/2。进一步的，所述调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离；具体包括：缩短该引脚焊盘靠近中间焊盘一侧的阻焊层设定长度；若设定长度取最大值时，该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距＜设定距离；则在中间焊盘的阻焊层靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层的间距≥设定距离。一种PCB，布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；与中间焊盘通过布线层电连接的引脚焊盘，其阻焊层与中间焊盘的阻焊层的间距≥设定距离。进一步的，所述与中间焊盘电连接的引脚焊盘，其靠近中间焊盘一侧的阻焊层长度小于远离中间焊盘一侧的阻焊层长度。又进一步的，所述中间焊盘的阻焊层靠近该引脚焊盘的一侧、正对该引脚焊盘处形成有缺口，所述缺口与该引脚焊盘的阻焊层的间距≥设定距离。与现有技术相比，本专利技术的优点和积极效果是：本专利技术的QFN芯片PCB封装方法，确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离；保证了该引脚焊盘与中间焊盘之间具有足够大的距离，即保证了中间焊盘与对应连接的芯片引脚之间的距离，避免了在回流焊时中间焊盘将相连芯片引脚的焊锡盗走，解决了当芯片引脚与中间焊盘相连接时出现的缺焊、虚焊以及漏焊等不良现象；保证了芯片工作的稳定性和散热效果。因此，本专利技术的QFN芯片PCB封装方法及PCB板，解决了QFN芯片在回流焊过程的焊接不良问题，保证芯片自身性能不受影响，提高了产品可靠性，降低市场不良率；且方法简单、便于实现、无需增加额外的材料成本、成本低。结合附图阅读本专利技术的具体实施方式后，本专利技术的其他特点和优点将变得更加清楚。附图说明图1是本专利技术所提出的QFN芯片PCB封装方法一个实施例的流程图；图2是本专利技术所提出的PCB的一个实施例的结构示意图；图3是本专利技术所提出的PCB的另一个实施例的结构示意图。附图标记：M、焊盘；1、中间焊盘；2、中间焊盘的阻焊层；3、引脚焊盘；4、引脚焊盘；5、引脚焊盘；6、引脚焊盘；7、引脚焊盘6的阻焊层；8、布线层。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下将结合附图和实施例，对本专利技术作进一步详细说明。本专利技术的QFN芯片PCB封装方法及根据此方法设计的PCB板，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘。本专利技术既能彻底解决芯片的引脚与PCB中间焊盘进行连接时的焊接不良问题，又可以保证芯片自身的性能不受影响，从而提高产品的可靠性，降低市场不良率。本实施例的QFN芯片PCB封装方法，具体包括下述步骤，参见图1所示。步骤S1：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接。参见图2、图3所示的PCB板，用于焊接QFN芯片的焊盘M包括中间焊盘1以及位于中间焊盘四周的多个引脚焊盘。芯片底部中间的焊端与PCB板上的中间焊盘1焊接，芯片大焊端四周的I/O引脚与PCB板上的引脚焊盘一一对应焊接。根据芯片的实际要求，确定出需要与中间焊盘1连接的芯片引脚，即确定出需要与中间焊盘连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接。一般是芯片的电源引脚或地引脚与中间焊盘1连本文档来自技高网...

【技术保护点】
一种QFN芯片PCB封装方法，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；其特征在于：所述方法包括：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。

【技术特征摘要】
1.一种QFN芯片PCB封装方法，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；其特征在于：所述方法包括：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。2.根据权利要求1所述的方法，其特征在于：所述设定距离为0.4mm。3.根据权利要求1所述的方法，其特征在于：所述调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离；具体包括：缩短该引脚焊盘靠近中间焊盘一侧的阻焊层设定长度，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。4.根据权利要求3所述的方法，其特征在于：所述设定长度取最大值时，该引脚焊盘靠近中间焊盘一侧的阻焊层与该引脚焊盘的锡膏层平齐。5.根据权利要求1所述的方法，其特征在于：所述调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离；具体包括：在中间焊盘的阻焊层靠近该引脚焊盘的一侧、正对该引脚焊...

【专利技术属性】
技术研发人员：虞朝丰，谢军，王堃，徐文冰，吴远刚，
申请(专利权)人：青岛海尔智能技术研发有限公司，
类型：发明
国别省市：山东,37