一种芯片后端金属制程工艺制造技术

本发明专利技术提供了一种芯片后端金属制程工艺，通过在绝缘层表面沉积了导电的阻挡晶种层，从而能够采用电化学镀(ECP)的工艺来沉积金属铜，这样可以先沉积金属铜和阻挡层，而后再沉积形成包裹覆盖的氧化物绝缘层，从而有效避免了采用等离子干法刻蚀工艺(Plasma Dry Etch)去除氧化物层导致的一系列问题；通过本发明专利技术上述工艺，减少甚至避免了使用离子干法刻蚀工艺(Plasma Dry Etch)，从而提高了芯片后端金属制程工艺的可靠性和的产品性能。

A metal process process for the back end of a chip

The invention provides a chip at the back of the metal process, through the insulating layer deposited on the surface of the conductive barrier seed layer, thereby using electrochemical plating (ECP) technology for the deposition of metallic copper, it can first deposited metal copper and barrier layer, and then deposited package covering the oxide insulating layer. In order to avoid the use of plasma etching process (Plasma Dry Etch) removal of a series of problems caused by the oxide layer; the invention of the process, to reduce or avoid the use of ion etching process (Plasma Dry Etch), so as to improve the product performance and reliability of the chip at the back of the metal process and the.

【技术实现步骤摘要】
一种芯片后端金属制程工艺
本专利技术涉及半导体制造领域，尤其涉及一种芯片后端金属制程工艺，特别是一种可以免去等离子干法刻蚀绝缘层的芯片后端金属制程工艺。
技术介绍
半导体芯片的制造必须历经一系列工艺流程，该流程包括诸如刻蚀和光刻等各种不同的半导体芯片工艺步骤。在传统的制造流程上会包括300～400个步骤，其中每一步骤都会影响该半导体芯片上各器件的最终形貌，即影响器件的特征尺寸，从而影响器件的各种电特性。在传统的工艺流程上会区分为两类主要的次工艺流程，分别为前段制程(FrontEndofLine，简称FEOL)和后段制程(BackEndofLine，简称BEOL)。其中，后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属互连线、接触孔的形成等。在形成上述后段制程的结构时，通常将会使用到化学气相沉积工艺(CVD)、光刻工艺(Lithography)、刻蚀工艺(Etch)、物理气相沉积工艺(PVD)以及化学机械研磨工艺(CMP)等众多工艺步骤，而各工艺步骤之间都具有相关性，即前一步骤的不良影响往往将在后续步骤中连锁反应，从而最终导致器件的特征尺寸等不能满足预设要求，降低了器件性能。随着芯片制程工艺的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，芯片后端金属制程技术发展遇到了各种挑战：物理极限，现有显影、蚀刻技术极限等。在此背景下，为解决后端金属线小尺寸Spacer、线宽遇到的困难，迫切需要开发新的工艺。而芯片后端金属制程(BEOL)是芯片制作重要工序，通常包括以下步骤(参见图1a-h)：S1：提供晶圆衬底1，并在衬底1表面沉积氧化物层2；S2：在氧化物层2表面涂覆光刻胶层3；S3：光刻以在氧化物层2表面形成图案；S4：刻蚀氧化物层2以形成通孔和/或线槽4；S5：去除光刻胶层3并湿法清洗通孔和/或线槽4；S6：在通孔和/或线槽4中沉积阻挡层5；S7：在通孔和/或线槽4中沉积金属铜6至填满通孔和/或线槽4；S8：平坦化所述金属铜6以露出氧化物层2。然而在上述后端金属制程工艺(BEOL)中，步骤S4中通常采用等离子干法刻蚀工艺(PlasmaDryEtch)，来去除氧化物层以形成通孔和/或线槽，这往往导致难以控制刻蚀通孔和沉积金属的深度、形貌和关键尺寸(CriticalDimension)等，而上述深度、形貌和关键尺寸的不均匀性将会进一步影响整个后端金属制程工艺(BEOL)的稳定性和可靠性，进而降低产品的产率。因此，如何减少甚至免去等离子干法刻蚀工艺(PlasmaDryEtch)对于后端金属制程工艺(BEOL)的影响，以提高后端金属制程工艺(BEOL)的可靠性，一直为本领域技术人员所致力研究的方向。
技术实现思路
本专利技术的目的在于提供芯片金属层连接工艺，提高产品性能。为了实现上述目的，本专利技术提出了一种芯片后端金属制程工艺，包括以下步骤：提供晶圆衬底，并在衬底表面沉积绝缘层；在绝缘层表面沉积一层薄的、导电的阻挡晶种层；在所述阻挡晶种层表面涂覆光刻胶层；光刻以在所述光刻胶层形成通至所述阻挡晶种层表面的光刻通孔；在所述光刻通孔底部的阻挡晶种层表面沉积金属以填充所述光刻通孔；去所述除光刻胶层；沉积阻挡层以覆盖所述沉积金属；干法刻蚀以去除水平方向的所述阻挡层；沉积绝缘层并包围覆盖所述沉积金属和阻挡层；平坦化处理以露出所述沉积金属和阻挡层的顶面。进一步的，所述金属为铜(Cu)或钨(Wu)。进一步的，所述沉积一层薄的阻挡晶种层，采用物理气相沉积(PhysicalVaporDeposition，简称PVD)工艺。进一步的，所述沉积金属以填充光刻通孔，采用电化学镀(ElectrochemicalPlating，简称ECP)或物理气相沉积(PhysicalVaporDeposition，简称PVD)工艺。进一步的，所述去除光刻胶层后，还包括湿法清洗光刻胶层残留物。进一步的，所述阻挡晶种层和阻挡层优选为钽(Ta)或钛(Ti)。进一步的，所述平坦化处理采用采用化学机械研磨工艺(CMP)。进一步的，所述干法刻蚀为无阻挡式干法刻蚀(BlanketDryEtch)。本专利技术还提供一种芯片后端金属制程工艺。与现有技术相比，本专利技术的有益效果主要体现在：第一，通过在氧化物绝缘层表面沉积了导电的阻挡晶种层作为金属铜、钨的籽晶层，从而能够实现采用电化学镀(ECP)或物理气相沉积(PhysicalVaporDeposition，简称PVD)的工艺来沉积金属铜、钨；第二，由于先沉积金属铜、钨和阻挡层，而后再沉积形成包裹覆盖的氧化物绝缘层，从而有效避免了采用等离子干法刻蚀工艺(PlasmaDryEtch)蚀刻氧化物绝缘层形成通孔或线的过程中产生的一系列问题；第三，通过本专利技术上述工艺，减少甚至避免了使用离子干法刻蚀工艺(PlasmaDryEtch)，从而提高了后端金属制程工艺的可靠性。第四，通过采用物理气相沉积(PhysicalVaporDeposition，简称PVD)工艺或化学气相沉积(ChemicalVaporDeposition，简称CVD)工艺，直接在金属层上沉积阻挡层，提高覆盖能力。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：图1a-h为现有技术后端金属制程的工艺流程图；图2a-j为本专利技术中后端金属制程的工艺流程图；图3a-b为本专利技术干法刻蚀的刻蚀量效果图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图2a-j，在本实施例中，提出了本专利技术提出了一种芯片后端金属制程工艺，包括以下步骤：S110：提供晶圆衬底，并在衬底表面沉积绝缘层；S120：在绝缘层表面沉积一层薄的、导电的阻挡晶种层；S130：在阻挡晶种层表面涂覆光刻胶层；S140：光刻以在光刻胶层形成通至阻挡晶种层表面的光刻通孔；S150：在光刻通孔底部的阻挡晶种层表面沉积金属以填充光刻通孔；S160：去除光刻胶层；S170：沉积阻挡层以覆盖所述沉积金属；S180：干法刻蚀以去除水平方向的阻挡层；S190：沉积绝缘层并包围覆盖所述沉积金属和阻挡层；S200：平坦化处理以露出所述沉积金属和阻挡层的顶面。具体的，请本文档来自技高网...

【技术保护点】
一种芯片后端金属制程工艺，其特征在于：包括以下步骤：提供晶圆衬底，并在衬底表面沉积绝缘层；在绝缘层表面沉积一层薄的、导电的阻挡晶种层；在所述阻挡晶种层表面涂覆光刻胶层；光刻以在所述光刻胶层形成通至所述阻挡晶种层表面的光刻通孔；在所述光刻通孔底部的阻挡晶种层表面沉积金属以填充所述光刻通孔；去除所述光刻胶层；沉积阻挡层以覆盖所述沉积金属；垂直干法刻蚀以去除水平方向的所述阻挡层；沉积绝缘层并包围覆盖所述沉积金属和阻挡层；平坦化处理以露出所述沉积金属和阻挡层的顶面。

【技术特征摘要】
1.一种芯片后端金属制程工艺，其特征在于：包括以下步骤：提供晶圆衬底，并在衬底表面沉积绝缘层；在绝缘层表面沉积一层薄的、导电的阻挡晶种层；在所述阻挡晶种层表面涂覆光刻胶层；光刻以在所述光刻胶层形成通至所述阻挡晶种层表面的光刻通孔；在所述光刻通孔底部的阻挡晶种层表面沉积金属以填充所述光刻通孔；去除所述光刻胶层；沉积阻挡层以覆盖所述沉积金属；垂直干法刻蚀以去除水平方向的所述阻挡层；沉积绝缘层并包围覆盖所述沉积金属和阻挡层；平坦化处理以露出所述沉积金属和阻挡层的顶面。2.根据权利要求1所述的一种芯片后端金属制程工艺，其特征在于：所述金属为铜(Cu)或钨(Wu)。3.根据权利要求1或2所述的一种芯片后端金属制程工艺，其特征在于：所述沉积一层薄的、导电的阻挡晶种层，采用物理气相沉积工艺。...

【专利技术属性】
技术研发人员：张坤，刘藩东，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42