半导体器件及其制造方法技术

本发明专利技术公开了半导体器件及其制造方法。一种半导体器件，包含：n‑型层，布置在n+型碳化硅衬底的第一表面上；第一沟槽和第二沟槽，形成在n‑型层中并且彼此分离；n+型区，布置在第一沟槽的侧面与第二沟槽的侧面之间并且布置在n‑型层上；栅极绝缘层，布置在第一沟槽内；源极绝缘层，布置在第二沟槽内；栅极，布置在栅极绝缘层上；氧化层，布置在栅极上；源极，布置在氧化层、n+型区、及源极绝缘层上；以及漏极，布置在n+型碳化硅衬底的第二表面上。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的引证本申请要求于2016年7月5日提交至韩国知识产权局的韩国专利申请第10-2016-0084838号的优先权权益，其全部内容通过引证方式结合于此。
本公开内容涉及包含碳化硅(SiC)的半导体器件及其制造方法。
技术介绍
为了减小在大电流量流动时的导电状态下的功率损耗，功率半导体器件应该具有低导通电阻或者低饱和电压。此外，功率半导体器件应该具有其PN结处经受反向高压的特性，反向高压在功率半导体器件关断或者当开关断开时可能施加至功率半导体器件的相对端，即，功率半导体器件应该具有高击穿电压的特性。当满足电气条件和物理条件的各种功率半导体器件封装为一个模块时，封装模块中包含的半导体器件的数目及其电气规格可以根据系统要求的条件而改变。通常，三相功率半导体模块用于生成驱动电动机的洛仑兹力。即，三相功率半导体模块控制施加至电动机的电流和功率，使得电动机的驱动状态得到确定。虽然这种三相半导体模块中已包含并使用常规的硅绝缘栅双极晶体管(IGBT)和硅二极管，但是三相半导体模块近来趋向于包含碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)和碳化硅二极管以使其中的功率消耗最小化并且增加其开关速度。当硅IGBT或者碳化硅MOSFET连接至单独的二极管时，需要多个配线来连接，并且因为由于多个配线导致寄生电容和电感出现，所以模块的开关速度可能降低。本背景部分中公开的上述信息仅用于增强对本公开内容的
技术介绍
的理解，并且因此本公开内容可能包含在该国家中未构成为本领域普通技术人员所知的现有技术的信息。
技术实现思路
本公开内容致力于提供包含MOSFET区和二极管区的碳化硅半导体器件。根据本公开内容中的示例性实施方式，半导体器件包含：n-型层，布置在n+型碳化硅衬底的第一表面上；第一沟槽和第二沟槽，形成在n-型层中并且彼此分离；n+型区，布置在第一沟槽的侧面与第二沟槽的侧面之间并且布置在n-型层上；栅极绝缘层，布置在第一沟槽内部；源极绝缘层，布置在第二沟槽内部；栅极，布置在栅极绝缘层上；氧化层，布置在栅极上；源极，布置在氧化层、n+型区、及源极绝缘层上；以及漏极，布置在n+型碳化硅衬底的第二表面上。可以进一步包含布置在第二沟槽的两个侧面上的p型区。p型区可以布置在第二沟槽的侧面与n-型层之间。p型区可以包围第二沟槽的拐角并且可以在第二沟槽的拐角下面延伸。n+型区可以布置在p型区的一部分和n-型层上。p型区的另一部分可以布置在n+型区与第二沟槽的侧面之间。源极绝缘层和栅极绝缘层可包含相同的材料，并且源极绝缘层的厚度可以薄于栅极绝缘层的厚度。源极可包含第一源极和第二源极，第一源极可以定位在源极绝缘层上，并且第二源极可以布置在n+型区、p型区的一部分、氧化层、及第一源极上。第一源极和栅极可包含多晶硅，并且第二源极和漏极可包含欧姆金属。栅极可包含多晶硅，并且第一源极、第二源极及漏极可包含欧姆金属。栅极绝缘层和源极绝缘层可包含相同的材料，并且栅极绝缘层和源极绝缘层的厚度可以相同。根据本公开内容中的另一示例性实施方式，半导体器件的制造方法包含以下步骤：在n+型碳化硅衬底的第一表面处形成n-型层；在n-型层上形成n+型区；蚀刻n+型区和n-型层以形成彼此分离的第一沟槽和第二沟槽；在第一沟槽内形成栅极绝缘层；在第二沟槽内形成源极绝缘层；在栅极绝缘层上形成栅极；在栅极上形成氧化层；在氧化层、n+型区、及源极绝缘层上形成源极；并且在n+型碳化硅衬底的第二表面处形成漏极。半导体器件的制造方法可以进一步包括：在形成源极绝缘层的步骤之前将p型离子注入第二沟槽的侧面以在第二沟槽的侧面与n-型层之间形成p型区。p型区的一部分可以形成在n+型区的下面，并且p型区的另一部分可以形成在n+型区与第二沟槽的侧面之间。在形成p型区的步骤中，p型离子可以通过倾斜离子注入方法注入。如上所述，根据本公开内容中的示例性实施方式，当根据本示例性实施方式的半导体器件执行MOSFET运行和二极管运行时，不需要连接常规的MOSFET元件和常规的二极管元件的配线。因此，元件的面积可以减小。另外，当一个半导体器件在没有配线的情况下执行MOSFET运行和二极管运行时，半导体器件的开关速度可以提高并且功率损失可以减小。附图说明图1示出了根据本公开内容中的示例性实施方式的半导体器件的布局图。图2示出了沿着图1的线II-II截取的截面图。图3示出了沿着图1的线III-III截取的截面图。图4是示出图1中示出的半导体器件的断开状态的视图。图5是示出图1中示出的半导体器件的MOSFET的运行状态的视图。图6是示出图1中示出的半导体器件的运行状态的视图。图7至图11是示出图1的半导体器件的制造方法的一个实例的视图。图12是根据本公开内容的另一示例性实施方式的半导体器件的一个实例的截面图。具体实施方式在下文中，将参照附图更全面地描述本公开内容，在附图中示出了本公开内容的示例性实施方式。然而，应当理解本公开内容不限于所公开的实施方式，而是相反旨在覆盖各种变型。如本领域技术人员应当认识到的，在所有修改都不偏离本公开内容的精神或范围的情况下，可以用各种不同的方式对所描述的实施方式进行修改。在附图中，为了清楚起见，放大层、膜、面板、区等的厚度。将理解，当诸如层、膜、区或衬底的元件被称为“在”另一个元件“上”时，该元件可直接在另一个元件上或者也可存在中间元件。图1示出了根据本公开内容中的示例性实施方式的半导体器件的布局图。图2示出了沿着图1的线II-II截取的截面图。图3示出了沿着图1的线III-III截取的截面图。参考图1至图3，根据本示例性实施方式的半导体器件包含MOSFET(金属氧化物硅场效应晶体管)区A和二极管区B。将对根据本示例性实施方式的半导体器件的详细结构进行描述。根据本示例性实施方式的半导体器件包含n+型碳化硅衬底100、n-型层200、n+型区300、p型区400、栅极600、源极700、及漏极800。n-型层200布置在n+型碳化硅衬底100的第一表面上，并且彼此分离的第一沟槽210和第二沟槽220定位在n-型层200中。p型区400布置在第二沟槽220的两个侧面处。p型区400布置在第二沟槽220的侧面与n-型层200之间。p型区400包围第二沟槽220的拐角并且延伸至第二沟槽220的该拐角的底部。通过该结构，电场集中在p型区400的底部，因此防止电场集中在第二沟槽220的拐弯处。另一方面，p型区400未存在于第二沟槽220的下表面的下方。n+型区300布置在第一沟槽210的侧面与第二沟槽220的侧面之间，并且布置在n-型层200上。另外，n+型区300布置在p型区400的一部分上(参考图2)。p型区400的另一部分布置在n+型区300与第二沟槽220的侧面之间。在该情况下，p型区400的另一部分的上表面的延伸线与n+型区300的上表面的延伸线相同(参考图3)。栅极绝缘层510布置在第一沟槽210内，并且源极绝缘层520布置在第二沟槽220内。栅极绝缘层510和源极绝缘层520可包含相同的材料，并且源极绝缘层520的厚度可以薄于栅极绝缘层510的厚度。通过p型区400包围第二沟槽220的拐角使得源极绝缘层520的厚度可以形成为薄于栅极绝缘层51本文档来自技高网...

【技术保护点】
一种半导体器件，包括：n‑型层，布置在n+型碳化硅衬底的第一表面上；第一沟槽和第二沟槽，形成在所述n‑型层中并且所述第一沟槽和第二沟槽彼此分离；n+型区，布置在所述第一沟槽的侧面与所述第二沟槽的侧面之间，并且所述n+型区布置在所述n‑型层上；栅极绝缘层，布置在所述第一沟槽内；源极绝缘层，布置在所述第二沟槽内；栅极，布置在所述栅极绝缘层上；氧化层，布置在所述栅极上；源极，布置在所述氧化层、所述n+型区及所述源极绝缘层上；以及漏极，布置在所述n+型碳化硅衬底的第二表面上。

【技术特征摘要】
2016.07.05 KR 10-2016-00848381.一种半导体器件，包括：n-型层，布置在n+型碳化硅衬底的第一表面上；第一沟槽和第二沟槽，形成在所述n-型层中并且所述第一沟槽和第二沟槽彼此分离；n+型区，布置在所述第一沟槽的侧面与所述第二沟槽的侧面之间，并且所述n+型区布置在所述n-型层上；栅极绝缘层，布置在所述第一沟槽内；源极绝缘层，布置在所述第二沟槽内；栅极，布置在所述栅极绝缘层上；氧化层，布置在所述栅极上；源极，布置在所述氧化层、所述n+型区及所述源极绝缘层上；以及漏极，布置在所述n+型碳化硅衬底的第二表面上。2.根据权利要求1所述的半导体器件，进一步包括：p型区，布置在所述第二沟槽的两个侧面上。3.根据权利要求2所述的半导体器件，其中，所述p型区布置在所述第二沟槽的侧面与所述n-型层之间。4.根据权利要求3所述的半导体器件，其中，所述p型区包围所述第二沟槽的拐角并且在所述第二沟槽的所述拐角下方延伸。5.根据权利要求4所述的半导体器件，其中，所述n+型区布置在所述p型区的第一部分和所述n-型层上。6.根据权利要求5所述的半导体器件，其中，所述p型区的第二部分布置在所述第二沟槽的侧面与所述n+型区之间。7.根据权利要求6所述的半导体器件，其中，所述源极绝缘层和所述栅极绝缘层包含相同的材料，并且所述源极绝缘层的厚度薄于所述栅极绝缘层的厚度。8.根据权利要求7所述的半导体器件，其中，所述源极包括第一源极和第二源极，所述第一源极布置在所述源极绝缘层上，并且所述第二源极布置在所述n+型区、所述p型区的一部分、所述氧化层及所述第一源极上。9.根据权利要求8所述的半导体器件，其中，所述第一源极和所述栅极包含多晶硅，并且所述第二源极和所述漏极包含欧姆金属。10.根据权利要求8所述的半导体器件，其中，所述栅极包含多晶硅，并且所述第一源极、所述第二源极及所述漏极包含欧...

【专利技术属性】
技术研发人员：周洛龙，郑永均，朴正熙，李钟锡，千大焕，
申请(专利权)人：现代自动车株式会社，
类型：发明
国别省市：韩国,KR