现场可编程门阵列中闪存的存储空间的划分方法及装置制造方法及图纸

本发明专利技术实施例提供一种现场可编程门阵列中闪存的存储空间的划分方法及装置，属于现场可编程门阵列FPGA技术领域。该现场可编程门阵列中闪存的存储空间的划分方法包括：接收输入的FPGA中闪存的存储空间被划分的个数，该个数为大于0的自然数；接收输入的每个该存储空间的大小；根据接收的该存储空间的个数及每个该存储空间的大小，对该FPGA中闪存的存储空间进行对应的划分。将每个该存储空间的首地址存储在寄存器中。本发明专利技术解决了存储空间的大小和数量受限的技术问题，显著提高了FPGA数据存储的方便性和灵活性，彻底避免了传统的基于并行FLASH的FPGA存储空间划分方法中的空间浪费，显著降低了FPGA系统的成本。

【技术实现步骤摘要】
现场可编程门阵列中闪存的存储空间的划分方法及装置
本专利技术涉及现场可编程门阵列FPGA
，特别是涉及一种现场可编程门阵列中闪存的存储空间的划分方法及装置。
技术介绍
现场可编程门阵列(FPGA：Field-ProgrammableGateArray)的规模越来越大，对FPGA数据存储的方便性和系统的成本提出了更高的要求，在众多FPGA数据存储方法中，基于闪存(FLASH)的FPGA数据存储方法，与其它FPGA数据存储方法相比，以其用户使用的方便性和较低的系统成本，得到了广泛的应用，成为了业界主流的FPGA数据存储方式。目前基于并行FLASH的FPGA存储空间划分方法，FPGA通过控制并行FLASH的高位地址，将并行FLASH划分为2，4，8，16等大小相等的2n份。存储空间的大小和数量存在很大限制，严重制约了FPGA数据存储的方便性和灵活性，并且实际应用中往往有很大的空间浪费，大大增加了FPGA系统的成本。
技术实现思路
本专利技术实施例提供一种现场可编程门阵列中闪存的存储空间的划分方法及装置，可以提高FPGA数据存储的方便性和灵活性，减少实际应用中对存储空间的浪费，从而降低FP本文档来自技高网...

【技术保护点】
一种现场可编程门阵列中闪存的存储空间的划分方法，其特征在于，所述方法包括：接收输入的FPGA中闪存的存储空间被划分的个数，所述个数为大于0的自然数；接收输入的每个所述存储空间的大小；根据接收的所述存储空间的个数及每个所述存储空间的大小，对所述FPGA中闪存的存储空间进行对应的划分。将每个所述存储空间的首地址存储在寄存器中。

【技术特征摘要】
1.一种现场可编程门阵列中闪存的存储空间的划分方法，其特征在于，所述方法包括：接收输入的FPGA中闪存的存储空间被划分的个数，所述个数为大于0的自然数；接收输入的每个所述存储空间的大小；根据接收的所述存储空间的个数及每个所述存储空间的大小，对所述FPGA中闪存的存储空间进行对应的划分。将每个所述存储空间的首地址存储在寄存器中。2.根据权利要求1所述的方法，其特征在于，所述闪存包括并行闪存。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：当所述闪存被选取时，通过所述FPGA的地址总线接口获取存储在所述寄存器中的所述存储空间的首地址；对存储在与所述首地址对应的存储空间中的数据进行读取，或在接收到数据时将所述数据保存在与所述首地址对应的存储空间中。4.根据权利要求3所述的方法，其特征在于，所述方法还包括：在第一时钟的下降沿，根据所述FPGA的片选输出端口跳变的高电平信号选取所述闪存；在所述第一时钟的下一个时钟的下降沿，通过所述FPGA的地址总线输出端口获取存储在所述寄存器中的所述存储空间的首地址；在所述下一个时钟之后的时钟周期之内的每个时钟的下降沿，通过所述FPGA的数据总线输出端口发送存储在与所述首地址对应的存储空间中的数据；在所述下一个时钟之后的时钟周期之内的每个时钟的上升沿，通过所述FPGA的数据总线输入端口将接收的数据存储在与所述首地址对应的存储空间中。5.根据权利要求4所述的方法，其特征在于，所述方法还包括：当所述闪存被选取后，所述FPGA的片选输出端口跳变为低电平。6.根据权利要求4所述的方法，其特征在于，所述方法还包括：当获取到存储在所述寄存器中的所述存储空间的首地址后，所述FPGA的地址有效输出端口跳变为高电平。7.一种现场可编程门阵列中闪存的...

【专利技术属性】
技术研发人员：赵世赟，傅启攀，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：广东,44