本实用新型专利技术公开了一种NAND Flash控制器的控制装置，包括定义层模块、解析层模块、物理实现层模块、NAND Flash接口模块，所述定义层模块、解析层模块、物理实现层模块、NAND Flash接口模块依次相连，所有模块均采用全数字逻辑电路实现；所述物理实现层模块包括ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路；ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路分别与解析层模块相连接，且控制状态机电路、底层接口时序实现电路相互连接。本实用新型专利技术为控制NAND Flash颗粒提供了一种硬件装置，在其中定义相关执行指令后，使得NAND Flash控制器能够完成不同接口类型NAND Flash存储器颗粒地正确读取、编程、擦除操作。
【技术实现步骤摘要】
一种NANDFlash控制器的控制装置
本技术涉及NANDFlash控制器领域，特别涉及一种NANDFlash控制器的控制装置。
技术介绍
随着电子信息社会的飞速发展，数据存储需求量呈现出爆炸式的增长，非易失性存储器NANDFlash闪存具有高容量、高密度、高性能等特点，因此应用愈来愈广泛。要完成对NANDFlash闪存颗粒的正确读、写、擦除操作，需要硬件控制器按照时序接口和操作命令对存储器进行操作。不同NANDFlash颗粒厂商的接口不同，为了统一NANDFlash接口，国际上将其统一为两种类型的接口，一种为ONFI接口，另一种为Toggle接口。每种接口类型又有ONFI2.x和ONFI3.x以及ONFI4.x，Toggle1.0、Toggle2.0不同版本。对这些不同版本接口类型的NAND颗粒都能完成读取、编程、擦除等操作，NANDFlash控制器需要包含所有接口时序控制，才能保证访问不同厂商不同版本接口类型的NAND存储器颗粒。由于对NANDFlash颗粒的操作包括编程、读取、擦除操作，且不同接口协议下操作时序不同。因此对NANDFlash的控制需要包含所有各种类型的编程、读取、擦除时序，且在不同的NANDFlash颗粒厂商(镁光、三星、东芝、海力士...)之间，对于相同的访问操作也会有不同的访问流程。NANDFlash需要完全覆盖所有的不同类型颗粒的读、写、擦除操作及不同操作时序不同的产生，所以还需要添加许多额外的逻辑控制电路完成。如图3所示，不同的接口且每种接口对应的编程、读取、擦除操作时序不同，都需要在控制器中增加控制电路完成相应地时序控制。为了满足上述所述的各种接口类型的不同NANDFlash颗粒操作，且需要满足不同颗粒厂商的不同接口操作。按照现有的技术，根据不同的操作时序需要增加控制逻辑电路，且不同厂商不同类型的控制又需要增加额外的硬件逻辑电路，则导致硬件电路非常复杂，且随着NANDFlash颗粒时序的更新，控制器就需要重新定义逻辑电路满足更新的颗粒时序，硬件成本非常高且可移植性非常差。随着NANDFlash颗粒的不断发展及功能时序的不断增加，使得这类控制器对硬件电路的复杂度越来越高，逻辑开销也很大，不利于维护与移植。这些缺点大大增加了NANDFlash控制器芯片产品的研发时间和成本。
技术实现思路
本技术所要解决的技术问题是提供一种NANDFlash控制器的控制装置，为实现对NANDFlash颗粒进行控制提供了一种硬件基础，当在装置中定义相应的执行命令后，使得NANDFlash控制器能够满足现有的各种厂商的各种类型的NANDFlash接口颗粒，并完成不同接口类型(异步、ONFI或者Toggle)NANDFlash存储器颗粒地正确读取、编程、擦除操作，也能灵活地适应未来NANDFlash颗粒发展出现的新的时序特征。为解决上述技术问题，本技术采用的技术方案是：一种NANDFlash控制器的控制装置，包括定义层模块、解析层模块、物理实现层模块、NANDFlash接口模块，所述定义层模块、解析层模块、物理实现层模块、NANDFlash接口模块依次相连，所有模块均采用全数字逻辑电路实现。进一步的，所述物理实现层模块包括ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路；ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路分别与解析层模块相连接，且控制状态机电路、底层接口时序实现电路相互连接。与现有技术相比，本技术的有益技术效果是：提供一种用于控制NANDFlash颗粒的硬件基础，当在装置中定义了相关执行指令后，采用定义的NANDFlash控制器能够采用ARMCPU对不同接口不同类型的颗粒时序进行配置，大大缩减了硬件逻辑电路开销，且能够适应各种厂商颗粒各种接口时序而不用每次增加逻辑硬件电路，具备很强的灵活性和可移植性。附图说明图1是本技术硬件电路框图。图2是NANDFlash接口图。图3是NANDFlash控制器控制颗粒方案。图4是ARMCPU定义的多通道NANDFlash控制器框图。图5是命令锁存时序。图6是地址锁存时序。图7是异步写数据至NANDFlash时序。图8是ONFI2.0从NANDFlash读数据时序。图9是Toggle2.0接口类型从NANDFlash颗粒读数据时序。图10是Toggle2.0接口类型写数据至NANDFlash时序。图11是本技术实施的NANDFlash控制器编程操作流程图。图12是本技术实施的NANDFlash控制器读取操作流程图。图13是本技术实施的NANDFlash控制器擦除操作流程图。图14是本技术实施的NANDFlash控制器异步接口写数据波形图。图15是本技术实施的NANDFlash控制器ONFI3.0接口读数据波形图。具体实施方式下面结合附图和具体实施方式对本技术作进一步详细的说明。NANDFlash的接口时序包括异步接口、ONFI接口、Toggle接口，其中ONFI接口又分为ONFI2.x和ONFI3.x以及ONFI4.x不同版本，Toggle接口分为Toggle1.0和Toggle2.0，如图1所示，不同接口的时序有部分差异，ONFI3.x之后版本时序与Toggle时序已经保持一致。NANDFlash接口访问包括对以下指令的配置，每个指令对应一个寄存器，这些访问接口时序的寄存器组实现NANDFlash不同时序的颗粒访问。解析层执行解析所定义的NANDFlash控制器相关寄存器指令，翻译其寄存器指令将具体的指令控制信号传送至物理实现层，由物理实现层对具体指令的执行及对应时序的产生，产生不同的时序控制信号传送至NANDFlash接口模块，完成操作NANDFlash颗粒所需所有时序的组合。NANDFlash接口连接NANDFlash颗粒，将配置的接口时序组下发到NANDFlash存储器颗粒，完成对NANDFlash存储器的编程、读取、擦除操作；包括：通过ARMCPU定义NANDFlash控制器中操作NANDFlash颗粒的时序接口；选择NANDFlash访问接口是ONFI还是Toggle类型，以及不同类型的不同版本如ONFI2.x，ONFI3.x以及ONFI4.x或者Toggle1.0、Toggle2.0的选择；定义NANDFlash控制器中ECC(ErrorCorrectingCode)模块对NANDFlash闪存颗粒操作时纠错能力的配置。本技术的NANDFlash控制器能够实现64bit/page、70bit/page、48bit/page不同档位能力的纠错；定义编程数据寄存器接口为NANDFlash控制器提供向NANDFlash颗粒所要编程的数据；定义NANDFlash控制器操作NANDFlash颗粒的具体时序指令，包括CE使能哪一颗NANDFlash存储颗粒定义、CLE具体访问NANDFlash颗粒命令定义、ALE访问NANDFlash颗粒地址定义。以及ONFI和Toggle类型驱动数据读写采样的DQS信号定义等。NANDFlash控制器控制寄存器如表1所示。表1定义的寄存器2、解析配置定义层所配置的寄存器组，解析层采用命令译码器电路解析一系列寄存器组，翻译成NANDF本文档来自技高网...
【技术保护点】
一种NAND Flash控制器的控制装置，其特征在于，包括定义层模块、解析层模块、物理实现层模块、NAND Flash接口模块，所述定义层模块、解析层模块、物理实现层模块、NAND Flash接口模块依次相连，所有模块均采用全数字逻辑电路实现；所述定义层模块：用于实现定义NAND Flash控制器操作NAND Flash颗粒的具体时序指令，配置NAND Flash接口寄存器、ECC纠错能力寄存器、通道数寄存器、等待时间寄存器、编程数据寄存器、CE寄存器、CLE寄存器、ALE寄存器、WE寄存器、RE寄存器、CLK寄存器、DQS寄存器；这一系列寄存器组合，完成NAND Flash控制器需要控制参数及控制NAND Flash颗粒操作时序；所述定义层模块与解析层模块相连；所述解析层模块：用于解析定义层定义的一系列NAND Flash控制器寄存器组，将解析后的指令传送至物理实现层模块；所述解析层模块由命令译码器电路完成对不同的定义寄存器具体控制信号解析操作；所述物理实现层模块：用于实现译码出来的具体寄存器指令，送至不同的模块，根据配置的寄存器接口实现访问NAND Flash颗粒的具体时序，传送至NAND Flash接口模块；所述物理实现层模块包括ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路；所述ECC编解码驱动电路用于接收命令译码器电路对定义的ECC纠错能力寄存器，根据配置纠错能力值，ECC编解码驱动电路根据不同的纠错能力值，调整校验码长度提供至LDPC编解码模块；所述控制状态机电路用于根据解析寄存器组合的一系列指令，不同的操作指令分别传送给控制状态机电路，该电路实现不同时序功能的状态控制；控制状态机电路根据不同时序接口信号，通过一系列子状态机电路产生所配置的一系列访问NAND Flash颗粒时序控制信号；控制状态机状态机电路将所分别产生的一系列访问NAND Flash操作的时序信号一一送至底层接口时序实现电路，底层接口时序实现电路模块按照指令进行CE、ALE、CLE、DQS、CLK、WE、RE不同命令操作时序的组合形成访问NAND Flash接口的整体时序，传送至NAND Flash接口模块，并且配置操作NAND Flash颗粒的命令CLE为读取，则最终通过物理实现层产生的时序图；按照该时序完成NAND Flash颗粒的数据读取操作；所述NAND Flash接口模块将组合好后访问颗粒时序提供至NAND Flash存储器，按照标准的操作时序驱动NAND Flash颗粒，完成NAND Flash存储器的读取、编程、擦除操作。...
【技术特征摘要】
1.一种NANDFlash控制器的控制装置，其特征在于，包括定义层模块、解析层模块、物理实现层模块、NANDFlash接口模块，所述定义层模块、解析层模块、物理实现层模块、NANDFlash接口模块依次相连，所有模块均采用全数字逻辑电路实现；所述定义层模块：用于实现定义NANDFlash控制器操作NANDFlash颗粒的具体时序指令，配置NANDFlash接口寄存器、ECC纠错能力寄存器、通道数寄存器、等待时间寄存器、编程数据寄存器、CE寄存器、CLE寄存器、ALE寄存器、WE寄存器、RE寄存器、CLK寄存器、DQS寄存器；这一系列寄存器组合，完成NANDFlash控制器需要控制参数及控制NANDFlash颗粒操作时序；所述定义层模块与解析层模块相连；所述解析层模块：用于解析定义层定义的一系列NANDFlash控制器寄存器组，将解析后的指令传送至物理实现层模块；所述解析层模块由命令译码器电路完成对不同的定义寄存器具体控制信号解析操作；所述物理实现层模块：用于实现译码出来的具体寄存器指令，送至不同的模块，根据配置的寄存器接口实现访问NANDFlash颗粒的具体时序，传送至NANDFlash接口模块；所述物理实现层模块包括ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路；所述ECC编解码驱动电路用于接收命令译码器电路对定义的ECC纠错能力寄存器，根据配置纠错能力值，ECC编解码驱动...
【专利技术属性】
技术研发人员：杨燕，李英祥，余乐韬，
申请(专利权)人：成都信息工程大学，
类型：新型
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。