一种多路服务器、CPU连接方法及装置制造方法及图纸

本申请提供一种多路服务器、CPU连接方法及装置，所述多路服务器包括：交换芯片、三个或者三个以上的CPU，其中：所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。通过本申请的技术方案，当存在不在位CPU时，可以将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道，这样，可以提升CPU之间的传输带宽，提高服务器的处理能力。

【技术实现步骤摘要】
一种多路服务器、CPU连接方法及装置
本申请涉及通信领域，尤其涉及一种多路服务器、CPU连接方法及装置。
技术介绍
随着业务发展的需要，服务器通常可以包括多个CPU(CentralProcessingUnit，中央处理器)，而这个服务器也称为多路服务器，例如，包括4个CPU的服务器可以称为四路服务器。通过部署多个CPU，可以提高服务器的处理性能，并使得服务器可以承载服务器虚拟化、桌面虚拟化、内存计算等业务。其中，CPU之间可以通过QPI(QuickPathInterconnect，快速通道互联)通道或者UPI(UltraPathInterconnect，超级通道互联)通道进行通信，QPI通道或者UPI通道越多，则CPU之间的传输带宽越大，且服务器的能力就越强。
技术实现思路
本申请提供一种多路服务器，所述多路服务器包括：交换芯片、三个或者三个以上的中央处理器CPU，其中：所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。本申请提供一种CPU连接方法，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述方法包括：所述交换芯片确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。本申请提供一种CPU连接装置，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述装置包括：确定模块，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；处理模块，用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。基于上述技术方案，本申请实施例中，当存在不在位CPU时，可以将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道，这样，可以提升CPU之间的传输带宽，提高服务器的处理能力。附图说明为了更加清楚地说明本申请实施例或者现有技术中的技术方案，下面将对本申请实施例或者现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据本申请实施例的这些附图获得其他的附图。图1A和图1B是本申请一种实施方式中的多路服务器的硬件示意图；图2A-图2E是本申请另一种实施方式中的多路服务器的硬件示意图；图3是本申请一种实施方式中的CPU连接方法的流程图；图4是本申请一种实施方式中的CPU连接装置的结构图。具体实施方式在本申请使用的术语仅仅是出于描述特定实施例的目的，而非限制本申请。本申请和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。还应当理解，本申请实施例中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，此外，所使用的词语“如果”可以被解释成为“在……时”，或者，“当……时”，或者，“响应于确定”。本申请实施例中提出一种多路服务器，多路服务器是指包括三个或者三个以上的CPU的服务器。例如，包括4个CPU的服务器称为四路服务器，包括8个CPU的服务器称为八路服务器。通过部署多个CPU，可以提高服务器的处理性能，并使得服务器可以承载服务器虚拟化、桌面虚拟化、内存计算等业务。参见图1A所示，为上述多路服务器的一个示意图，CPU101通过连接通道1与CPU102连接，CPU101通过连接通道2与CPU103连接，CPU101通过连接通道3与CPU104连接，CPU102通过连接通道4与CPU103连接，CPU102通过连接通道5与CPU104连接，CPU103通过连接通道6与CPU104连接。当四个CPU均正常工作时，则四个CPU之间可以存在六个连接通道，因此，CPU之间的传输带宽较高，且服务器的处理性能较高。但是，假如只有两个CPU正常工作，如CPU101和CPU102正常工作，而CPU103和CPU104停止工作，如图1B所示，CPU之间将只存在一个连接通道(例如图1B中的连接通道1)，而其余的连接通道(如图1B中的连接通道2至连接通道5)均处于断开状态，这样，从一定程度上浪费了CPU之间的带宽，并影响了服务器的处理性能。针对上述发现，本申请实施例中提出的多路服务器，可以包括交换芯片(如switch芯片)、三个或者三个以上的CPU。其中，CPU的数量为三个或者三个以上，对此数量不做限制。例如，CPU的数量可以为3个、4个、5个等，在实际应用中，CPU的数量可以为偶数，即CPU的数量可以为4个、6个、8个等。为了方便描述，后续以4个CPU为例进行说明，其它数量的CPU的实现方式，与4个CPU的实现方式类似，后续不再赘述。如图2A所示，为包括交换芯片、4个CPU的多路服务器的示例。图2A中，将两个CPU划分为一组，如将CPU201和CPU202划分到组1，将CPU203和CPU204划分到组2。针对组内两个CPU的连接通道，不经过交换芯片；而一个组内CPU与另一个组内CPU的连接通道，会经过交换芯片。例如，CPU201与CPU202之间的连接通道1未经过交换芯片；CPU203与CPU204之间的连接通道6未经过交换芯片未经过交换芯片；此外，CPU201与CPU203之间的连接通道2经过交换芯片、CPU201与CPU204之间的连接通道3经过交换芯片、CPU202与CPU203之间的连接通道4经过交换芯片、CPU202与CPU204之间的连接通道5经过交换芯片。在上述应用场景下，交换芯片，可以用于确定不在位CPU、两个或者两个以上的在位CPU；其中，在位CPU是正常工作的CPU，而不在位CPU是停止工作的CPU。进一步的，交换芯片，还可以用于将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道。在一个例子中，正常工作的CPU是指：在多路服务器的主板上插入了该CPU，且该CPU未发生故障，该CPU可以正常处理业务。此外，停止工作的CPU是指：在多路服务器的主板上没有插入该CPU，或者，虽然在多路服务器的主板上插入该CPU，但是该CPU发生故障，该CPU无法正常处理业务。以下对交换芯片确定不在位CPU、两个或者两个以上的在位CPU进行说明：在一个例子中，如图2B所示，该多路服务器还包括BIOS(BasicInputOutputSystem，基本输入输出系统)，BIOS可以与交换芯片连接。基本文档来自技高网...

【技术保护点】
一种多路服务器，其特征在于，所述多路服务器包括：交换芯片、三个或者三个以上的中央处理器CPU，其中：所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

【技术特征摘要】
1.一种多路服务器，其特征在于，所述多路服务器包括：交换芯片、三个或者三个以上的中央处理器CPU，其中：所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。2.根据权利要求1所述的多路服务器，其特征在于，所述多路服务器还包括BIOS；在确定不在位CPU、两个或者两个以上的在位CPU的过程中：所述交换芯片，还用于从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；或者，从所述BIOS获取第一拓扑信息，并获取第二拓扑信息；其中，所述第一拓扑信息包括当前正常工作的CPU，所述第二拓扑信息包括所述多路服务器的所有CPU；将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU。3.根据权利要求2所述的多路服务器，其特征在于，所述BIOS，用于在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息，并获取第二拓扑信息；根据所述第一拓扑信息和所述第二拓扑信息确定CPU拓扑信息，并将所述CPU拓扑信息发送给所述交换芯片；其中，在根据所述第一拓扑信息和所述第二拓扑信息确定CPU拓扑信息时，将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；或者，所述BIOS，用于在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息，并将所述第一拓扑信息发送给所述交换芯片。4.根据权利要求1所述的多路服务器，其特征在于，在将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道的过程中：所述交换芯片，用于当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，断开所述第一子通道与不在位CPU的连接关系，断开所述第二子通道与不在位CPU的连接关系，并将所述第一子通道和所述第二子通道进行连接，以使所述第一在位CPU和所述第二在位CPU之间形成连接通道。5.一种CPU连接方法，其特征在于，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述方法包括：所述交换芯片确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。6.根据权利要求5所述的方法，其特征在于，所述多路服务器还包括BIOS；所述交换芯片确定不在位CPU、两个或者两个以上的在位CPU的过程，包括：所述交换芯片从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；其中，所述CPU拓扑信息是所述BIOS根据第一拓扑信息和第二拓扑信息确定的，且所述BIOS将所述第一拓扑信息...

【专利技术属性】
技术研发人员：时明亮，雷鸣春，
申请(专利权)人：紫光华山信息技术有限公司，
类型：发明
国别省市：浙江,33