半导体装置、半导体装置制造方法及特有信息的产生方法制造方法及图纸

本发明专利技术提供一种半导体装置、半导体装置制造方法及特有信息的产生方法，该半导体装置是具有改良特有信息产生功能的半导体装置。该半导体装置，基于一般的设计状况或制造状况下包括集成电路部(110)、输入出部(120)、以及用以产生半导体装置的特有信息的特有信息产生部(130)。特有信息产生部(130)，包括PUF用电路(132)、及码产生部(134)。基于设计与制造状况与一般的状况不同PUF用电路的制造具有使电路零件的偏差变大的因素，基于PUF用电路的输出，码产生部产生码。本发明专利技术能够提高特有信息的随机性，即使动作条件变化，也能提高特有信息的恒久性。

【技术实现步骤摘要】
半导体装置、半导体装置制造方法及特有信息的产生方法
本专利技术是有关于具有特有信息产生功能的半导体装置，特别是有关于利用半导体装置的电路零件的特有信息产生方法。
技术介绍
近年来，伴随着电子元件及电子装置的安全性的强化，有需要对实际安装于其中的半导体装置的伪造及仿冒提供对策。某种方法是将特有信息提供给半导体装置，当特有信息被认证时，该半导体装置作为真正的物件而允许半导体装置及电子设备的动作。特有信息，例如可存储于半导体装置的非易失性存储器等，但是此种方法，会有利用解析半导体装置而读取特有信息、或利用从外部不正当地存取半导体装置而读取特有信息的风险。因此近来，无法进行物理上复制的PUF(PhysicalUnclonableFunction)技术广受瞩目。PUF技术是将不可预测、保密性高、且具有恒久性的物理的信息作为特有信息使用。例如，日本专利文件1的数字值产生装置及方法，揭示使用半导体的制造工艺误差而产生特有的数字值的技术。日本专利文件2的半导体装置，揭示从独特码产生部产生的独特码所对应的存储区域中读取特定信息的技术。[专利文件1]特开2015-80252号公报[专利文件2]特开2016-12931号公报
技术实现思路
[专利技术要解决的问题]半导体装置的设计/制造中，利用抑制晶体管等的电路零件的偏差(变动)、或将偏差最小化，以提供再现性、可靠度高的半导体装置。但是，当如专利文件1藉由半导体的制造工艺偏差而产生特有信息时，将电路零件的偏差最小化会造成电路零件的均一性，结果是降低了特有信息的随机性(非预测性)。此外，晶体管在温度变化时输出特性会改变，在偏差小的晶体管中，特有信息会改变而难以保持恒久性。本专利技术的目的为提供一种半导体装置、半导体装置制造方法及特有信息的产生方法，解决此种现有问题、并提供具有改良的特有信息的产生功能的半导体装置。[解决问题的手段]本专利技术一实施例的半导体装置的制造方法，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1设计条件而设计；该第2电路是遵循第2设计条件而设计；该第2设计条件相较于该第1设计条件还包含使该电路零件的偏差变大的因素。本专利技术另一实施例的半导体装置的制造方法，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1制造条件而制造；该第2电路是遵循第2制造条件而制造；该第2制造条件相较于该第1制造条件还包含使该电路零件的偏差变大的因素。本专利技术再一实施例的半导体装置的制造方法，包括制造第1电路与第2电路的工序；其中，第1电路是遵循第1设计与制造条件而设计与制造，第2电路是遵循第2设计与制造条件而设计与制造，第2设计与制造条件相较于第1设计与制造条件还包含使电路零件的偏差变大的因素。半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能。理想上，第1设计条件包括设定晶体管的通道宽度为W1；第2设定条件包括设定晶体管的通道宽度为小于W1的W2。理想上，通道宽度W1是设计上所容许的值，该通道宽度W2是比该设计上所容许的值小的值。理想上，第1制造条件，包括将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构；第2制造条件，包括不将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构。理想上，第1制造条件，包括以在基板表面形成第1掺杂物浓度的方式而进行通道离子注入；第2制造条件，包括以在比该基板表面深的位置形成该第1掺杂物浓度的方式而进行通道离子注入。理想上，第1制造条件，包括以在比该基板表面深的位置形成比该第1掺杂物浓度高的第2掺杂物浓度的方式而进行通道离子注入；第2制造条件，包括以在该基板表面形成该第2掺杂物浓度的方式而进行通道离子注入。本专利技术一实施例的半导体装置的特有信息的产生方法，包括基于第2电路的电路零件的输出而产生特有信息的步骤；其中半导体装置包含遵循第1设计条件而设计的第1电路、及遵循第2设计条件而设计的第2电路，第2设计条件相较于第1设计条件还包含使电路零件的偏差变大的因素。本专利技术另一实施例的半导体装置的特有信息的产生方法，包括遵循第1制造条件制造第1电路；遵循第2制造条件制造第2电路，第2制造条件相较于第1制造条件还包含使电路零件的偏差变大的因素；以及，基于第2电路的电路零件的输出而产生特有信息的步骤。本专利技术一实施例的半导体装置，包括：以第1设计条件而构成的第1电路；以第2设计条件而构成的第2电路，该第2设计条件相较于该第1设计条件还包含使电路零件的偏差变大的因素；以及产生电路，基于该第2电路的电路零件的输出而产生特有信息。本专利技术另一实施例的半导体装置，包括以第1设计与制造条件而构成的第1电路；以第2设计与制造条件而构成的第2电路，该第2设计与制造条件相较于该第1设计与制造条件还包含使电路零件的偏差变大的因素；以及，产生电路，基于该第2电路的电路零件的输出而产生特有信息。理想上，第2电路包括并联连接的多个晶体管；前述产生电路，包括检测电路、及编码部；检测电路检测该等晶体管导通时的漏极电流；该编码部基于该检测电路的输出而产生编码信息。理想上，第2电路包括以2个反向器为1组的多组反向器；前述产生电路包括，比较在各组反向器中流通漏电流时的差电压、且基于比较结果而产生编码信息的电路。[专利技术的效果]依据本专利技术，以电路零件的变动变大的设计条件或制造条件制造第2电路，而产生基于第2电路的电路零件的输出的特有信息，所以能够提高特有信息的随机性。此外，即使动作条件变化，也能提高特有信息的恒久性。附图说明图1显示本专利技术实施例的半导体装置的功能结构的方块图。图2显示本专利技术实施例的特有信息产生部的内部结构的方块图。图3显示本专利技术第1实施例的半导体装置的设计方法的流程图。图4是本专利技术第1实施例的设计条件的说明图。图5A和图5B是本专利技术第1实施例的通道宽度不同的晶体管的模式图。图5C显示通道宽度与晶体管临界电压的变动幅度的关系图。图6说明以本专利技术第1实施例的设计条件所作成的晶体管的变动的分布。图7显示本专利技术第2实施例的半导体装置的设计方法的流程图。图8是本专利技术第2实施例的设计条件的说明图。图9是本专利技术第2实施例的表示有无LDD的晶体管的模式图。图10A和图10B是本专利技术第2实施例的掺杂深度不同的晶体管的模式图。图10C显示硅基板的掺杂物浓度与SOI膜的掺杂物浓度与晶体管临界电压的关系图。图10D显示晶体管的临界值的变动的分布。图11显示本专利技术第3实施例的半导体装置的制造方法的流程图。图12是本专利技术实施例的特有信息产生部的动作流程的例示。图13显示本专利技术实施例的特有信息产生部的结构例示。图14显示本专利技术实施例的特有信息产生部的结构例示。图15显示本专利技术实施例的认证系统的例示。符号说明：100：半导体装置110：集成电路部120：输入出部130：特有信息产生部132：PUF用电路部134：编码产生部140：编码部150：差动放大器200、200A：集成电路部的晶体管300、300A：PUF用电路的晶体管400：快闪存储器500：主机装置510：码存储部520：认证部具体实施方式以下，关于本专利技术的实施样态，将参本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1设计条件而设计；该第2电路是遵循第2设计条件而设计；该第2设计条件相较于该第1设计条件还包含使该电路零件的偏差变大的因素。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1设计条件而设计；该第2电路是遵循第2设计条件而设计；该第2设计条件相较于该第1设计条件还包含使该电路零件的偏差变大的因素。2.一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1制造条件而制造；该第2电路是遵循第2制造条件而制造；该第2制造条件相较于该第1制造条件还包含使该电路零件的偏差变大的因素。3.一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：以第1制造条件制造遵循第1设计条件而设计的第1电路、与以第2制造条件制造遵循第2设计条件的该第2电路的工序；该第2设计条件相较于该第1设计条件，包含使该电路零件的偏差变大的因素；该第2制造条件相较于该第1制造条件还包含使该电路零件的偏差变大的因素。4.如权利要求1或3所述的半导体装置的制造方法，其特征在于，该第1设计条件包括设定晶体管的通道宽度为W1；该第2设定条件包括设定晶体管的通道宽度为小于W1的W2。5.如权利要求4所述的半导体装置的制造方法，其特征在于，该通道宽度W1是设计上所容许的值；该通道宽度W2是比该设计上所容许的值小的值。6.如权利要求2或3所述的半导体装置的制造方法，其特征在于，该第1制造条件，包括将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构以及以在基板表面形成第1掺杂物浓度的方式而进行通道离子注入；该第2制造条件，包括不将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构以及以在比该基板表面深的位置形成该第1掺杂物浓度的方式而进行通道离子注入。7.如权利要求6所述的半导体装置的制造方法，其特征在于，该第1制造条件，包括以在比该基板表面深的位置形成比该第1掺杂物浓度高的第2掺杂物浓度的方式而进行通道离子注入；该第2制造条件，包括以在该基板表面形成该第2掺杂物浓度的方式而进行通道离子注入。8.一种半导体装置的特有信...

【专利技术属性】
技术研发人员：矢野胜，王炳尧，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71