在不同高速缓存一致性域之间共享信息的技术制造技术

一种在不同高速缓存一致性域中的代理间实现信息共享的技术。在一个实施例中，图形设备可使用由一个或多个处理核所使用的一个或多个高速缓存来存储或读取信息，该信息可以被一个或多个处理器核以不影响属于图形设备的程序设计和一致性规则的方式访问。

Technology to share information between different cache coherency domains

A technology for sharing information between agents in different cache conformance domains. In one embodiment, the graphics device can be used by one or more cache one or more processing cores used to store or read the information, the information can be accessed one or more processor cores in order not to affect the program design belongs to the graphics device and the consistency of the rules of the way.

【技术实现步骤摘要】
在不同高速缓存一致性域之间共享信息的技术本申请是题为“在不同高速缓存一致性域之间共享信息的技术”的专利技术专利申请201410024970.5的分案申请；申请201410024970.5是PCT申请号为PCT/US2009/038627，PCT申请日为2009/03/27，进入国家阶段申请号为200980110677.8，题为“在不同高速缓存一致性域之间共享信息的技术”的专利技术专利申请的分案申请。专利
本专利技术的实施例一般涉及信息处理领域。更具体而言，本专利技术的实施例涉及在工作于至少两个不同高速缓存一致性域中的各代理之间实现高速缓存一致性的技术。
技术介绍
随着越来越多的功能被集成到计算平台和微处理器中，不同功能单元之间的信息共享趋向于增长。例如，将图形或其它输入输出逻辑与一个或多个主中央处理单元(CPU)或“核”集成到同一计算平台、封装或集成电路中可使得需要在该一个或多个核与该图形逻辑之间共享信息。在一些现有技术实例中，不同功能单元被集成到同一系统、封装、或管芯中，一个或多个核所访问(存储或读取)的信息被保持在对应的高速缓存层级(例如一级、中级、二级高速缓存)中，该高速缓存层本文档来自技高网...

【技术保护点】
一种数据处理装置，包括：至少一个中央处理单元；耦合到所述至少一个中央处理单元的L2高速缓存；图形处理单元；以及耦合到所述至少一个中央处理单元和所述图形处理单元的互连逻辑，所述互连逻辑用于实现所述至少一个中央处理单元和所述图形处理单元之间的信息共享，并用于允许所述图形处理单元访问所述L2高速缓存内的信息而无需首先凭借主存储器；其中所述至少一个中央处理单元和所述图形处理单元保持和所述L2高速缓存的一致性。

【技术特征摘要】
2008.03.28 US 12/057,6011.一种数据处理装置，包括：至少一个中央处理单元；耦合到所述至少一个中央处理单元的L2高速缓存；图形处理单元；以及耦合到所述至少一个中央处理单元和所述图形处理单元的互连逻辑，所述互连逻辑用于实现所述至少一个中央处理单元和所述图形处理单元之间的信息共享，并用于允许所述图形处理单元访问所述L2高速缓存内的信息而无需首先凭借主存储器；其中所述至少一个中央处理单元和所述图形处理单元保持和所述L2高速缓存的一致性。2.如权利要求1所述的数据处理装置，其特征在于，所述数据处理装置是处理器，并且其中所述图形处理单元和所述至少一个中央处理单元集成在所述处理器中。3.如权利要求1所述的数据处理装置，其特征在于，所述图形处理单元和所述至少一个中央处理单元集成在处理器中。4.如权利要求1所述的数据处理装置，其特征在于，所述图形处理单元实施第一组高速缓存一致性规则，并且所述至少一个中央处理单元实施第二组高速缓存一致性规则。5.如权利要求4所述的数据处理装置，其特征在于，所述第一组高速缓存一致性规则不同于所述第二组高速缓存一致性规则。6.一种电子装置，包括：存储器控制器，用于提供对主存储器的访问；以及如权利要求1－5中任一项所述的数据处理装置。7.一种微处理器，包括：输入/输出(I/O)控制器；音频I/O模块；以及如权利要求1－5中任一项所述的数据处理装置。8.一种电子系统，包括：显示设备；主存储器；输入/输出(I/O)控制器；音频I/O模块；以及如权利要求1－5中任一项所述的数据处理装置。9.一种数据处理系统，包括：外围控制设备；耦合到所述外围控制设备的输入/输出(I/O)控制器；如权利要求1－5中任一项所述的数据处理装置。10.一种数据处理装置，包括：一个或多个非CPU功能单元，所述一个或多个非CPU功能单元包括具有第一高速缓存的图形处理单元；中央处理单元，所述中央处理单元和所述图形处理单元集成在单个管芯中，所述中央处理单元具有第二高速缓存；耦合到所述中央处理单元和所述图形处理单元的逻辑单元，所述逻辑单元用于实现所述中央处理单元和所述图形处理单元之间的信息共享，从而提供所述第一高速缓存和所述第二高速缓存之间的一致性而无需凭借主存储器。11.如权利要求10所述的数据处理装置，其特征在于，所述图形处理单元实施第一组高速缓存一致性规则，所述至少一个中央处理单元实施第二组高速缓存一致性规则。12.如权利要求11所述的数据处理装置，其特征在于，所述第一组高速缓存一致性规则不同于所述第二组高速缓存一致性规则。13.如权利要求10－12中任一项所述的数据处理装置，其特征在于，所述一个或多个非CPU功能单元包括多个非CPU功能单元，并且其中所述多个非CPU功能单元还包括音频处理单元。14.一种处理器，包括：多个核；在能够由所述多个核中的至少一个所使用的高速缓存一致性域中，按高速缓存层级来配置的第一级高速缓存、第二级高速缓存、和第三级高速缓存，所述高速缓存层级中的至少一个高速缓存用于存储要和不同于所述多个核的...

【专利技术属性】
技术研发人员：Z·奥芬，A·伯克威茨，T·A·皮萨，R·L·法瑞尔，A·考克，O·卡恩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US