The invention provides a gate driving circuit for liquid crystal display, the gate drive circuit includes a plurality of GOA units, which is cascaded, class n GOA unit includes a clock signal source, constant voltage source, a low level on the tension control module, cutting angle control signal module, pull module, transmission module drop down, module, maintenance module and pull-down bootstrap capacitor; the output end of the pull-up control module and the pull-up module, the transmission module, the pull-down module, the pull-down maintenance module and the bootstrap capacitor is electrically connected to the low level; the constant voltage source and the pull-down maintenance module and the pull-down module is electrically connected; the clock signal source and the cutting angle control signal module is electrically connected with the cutting angle control signal module and the pull-up module and the transmission module is electrically connected with the.
【技术实现步骤摘要】
一种栅极驱动电路及液晶显示器
本专利技术涉及液晶面板
,尤其涉及一种栅极驱动电路及液晶显示器。
技术介绍
现有的液晶显示装置的发展呈现出窄边框、薄型化和低成本的发展趋势,其中一项重要的技术为GOA(GateDriveOnArray,阵列基板行驱动)技术。通过GOA技术将扫描线驱动电路集成在液晶面板的阵列基板上,从而在材料成本和制作工艺方面上降低产品成本。图1为现有技术中的一种GOA电路原理图。在该GOA电路中,包括上拉控制模块101、上拉模块102、下拉模块103、下拉维持模块104(其包括第一下拉维持模块1041和第二下拉维持模块1042)。当与第十一薄膜晶体管电性连接的G(n-5)为高电位时,Q(n)被充电拉高,此时第二十一薄膜晶体管T21导通,CK1高电位将G(n)上拉并输出高电位扫描信号;当与第三十一薄膜晶体管及第四十一薄膜晶体管电性连接的G(n+5)为高电位时,下拉模块将G(n)和Q(n)点的电位同时拉低。第一下拉维持模块和第二下拉维持模块的工作点电位为Q(n)低电位和LC1(或LC2)高电位,GOA电路的控制时序如图2所示。其中,LC1和LC2周期为2倍帧周期,占空比为1/2的低频信号,LC1和LC2相位相差1/2周期。目前,大尺寸液晶显示器主要应用的仍然是a-Si半导体技术,而目前a-SiTFT主要仍然以BCE(BackChannelEtching)结构为主,这种结构的优点在于结构简单,工艺成本较低,其缺点在于寄生电容较大,尤其是薄膜晶体管的源极(与像素电极相连的一端)与栅极之间的寄生电容在栅极扫描结束的瞬间,会使得像素电极的电位被拉低 ...
【技术保护点】
一种栅极驱动电路,适用于液晶显示器,其特征在于,所述栅极驱动电路包括级联的多个GOA单元,其中,第n级GOA单元包括:时钟信号源,用于提供本级的时钟信号,所述时钟信号包括第一高电平及第一低电平;恒压低电平源,用于提供第二低电平;上拉控制模块,用于接收第一扫描信号,并受第一级传信号的控制生成本级的扫描电平信号;削角控制信号模块,用于受所述本级的时钟信号的控制而输出削角控制信号;上拉模块,用于受所述本级的扫描电平信号的控制,将所述削角控制信号输出至本级的扫描信号的输出端;下传模块,用于接收所述削角控制信号,并受所述本级的扫描电平信号的控制生成第二级传信号;下拉模块,用于根据第二扫描信号,将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端;下拉维持模块,用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平;自举电容,用于生成所述本级的扫描电平信号的高电平;所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接;所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接;所述时钟信号源与所述削角控制信号模块电性连接,所述削角 ...
【技术特征摘要】
1.一种栅极驱动电路,适用于液晶显示器,其特征在于,所述栅极驱动电路包括级联的多个GOA单元,其中,第n级GOA单元包括:时钟信号源,用于提供本级的时钟信号,所述时钟信号包括第一高电平及第一低电平;恒压低电平源,用于提供第二低电平;上拉控制模块,用于接收第一扫描信号,并受第一级传信号的控制生成本级的扫描电平信号;削角控制信号模块,用于受所述本级的时钟信号的控制而输出削角控制信号;上拉模块,用于受所述本级的扫描电平信号的控制,将所述削角控制信号输出至本级的扫描信号的输出端;下传模块,用于接收所述削角控制信号,并受所述本级的扫描电平信号的控制生成第二级传信号;下拉模块,用于根据第二扫描信号,将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端;下拉维持模块,用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平;自举电容,用于生成所述本级的扫描电平信号的高电平;所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接;所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接;所述时钟信号源与所述削角控制信号模块电性连接,所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。2.根据权利要求1所述的栅极驱动电路,其特征在于,当所述栅极驱动电路设有2个时钟信号时,所述上拉控制模块用于接收作为第一扫描信号的第n-1级扫描信号,并受作为第一级传信号的第n-1级级传信号的控制,所述下传模块用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+1级级传信号,所述下拉模块用于根据作为第二扫描信号的第n+1级扫描信号,将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端;以及当所述栅极驱动电路设有4个时钟信号时,所述上拉控制模块用于接收作为第一扫描信号的第n-2级扫描信号,并受作为第一级传信号的第n-2级级传信号的控制,所述下传模块用于受所述本级的扫描电平信号的控制生成作为第二级传信号的第n+2级级传信号,所述下拉模块用于根据作为第二扫描信号的第n+2级扫描信号,将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端。3.根据权利要求1所述的栅极驱动电路,其特征在于,所述削角控制信号模块包括第二十三薄膜晶体管,所述第二十三薄膜晶体管的栅极接入所述本级的时钟信号,漏极接入削角控制信号,源极电性连接至所述上拉模块和所述下传模块。4.根据权利要求1所述的栅极驱动电路,其特征在于,所述上拉模块包括第二十一薄膜晶体管,所述二十一薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端,漏极电性连接至所述削角控制信号模块,源极电性连接至所述本级的扫描信号的输出端。5.根据权利要求1所述的栅极驱动电路,其特征在于,所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管;所述第三十一薄膜晶体管的栅极电性连接至第二扫描信号的输出端,源极电性连接至所述恒压低电平源,漏极电性连接至所述本级的扫描信号...
【专利技术属性】
技术研发人员:徐向阳,
申请(专利权)人:深圳市华星光电技术有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。