用于并行写入到多个存储器装置位置的设备及方法制造方法及图纸

本发明专利技术包含用于并行写入到多个存储器装置位置的设备及方法。实例设备包括存储器装置。所述存储器装置包含存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路包含感测放大器及经配置以实施逻辑运算的计算组件。所述存储器装置中的存储器控制器经配置以从主机接收经解析指令块及/或常数数据。所述存储器控制器经配置以将所述经解析指令及/或常数数据并行写入到所述存储器装置的多个位置。

【技术实现步骤摘要】
【国外来华专利技术】用于并行写入到多个存储器装置位置的设备及方法
本专利技术大体上涉及半导体存储器及方法，且更特定来说，涉及用于并行写入到多个存储器装置位置的设备及方法。
技术介绍
通常提供存储器装置作为计算系统中的内部、半导体、集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、误差数据等等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它存储器。非易失性存储器可在不通电时通过留存存储的数据来提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋转矩传送随机存取存储器(STTRAM))以及其它存储器。计算系统通常包含数个处理资源(例如，一或多个处理器)，其可检索及执行指令，并将经执行指令的结果存储到合适的位置。处理器可包括数个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(本文档来自技高网...

【技术保护点】
一种设备，其包括：存储器装置，其中所述存储器装置包括：存储器单元阵列；感测电路，其经由多个感测线耦合到所述阵列，所述感测电路包含感测放大器及经配置以实施逻辑运算的计算组件；及存储器控制器，其耦合到所述阵列及感测电路，所述存储器控制器经配置以：接收经解析指令块；及将所述经解析指令并行写入到所述阵列中的多个位置。

【技术特征摘要】
【国外来华专利技术】2015.02.06 US 62/112,8681.一种设备，其包括：存储器装置，其中所述存储器装置包括：存储器单元阵列；感测电路，其经由多个感测线耦合到所述阵列，所述感测电路包含感测放大器及经配置以实施逻辑运算的计算组件；及存储器控制器，其耦合到所述阵列及感测电路，所述存储器控制器经配置以：接收经解析指令块；及将所述经解析指令并行写入到所述阵列中的多个位置。2.根据权利要求1所述的设备，其中所述存储器控制器经配置以：接收经解析常数数据；及将所述经解析常数数据并行写入到所述阵列中的多个位置。3.根据权利要求1所述的设备，其中所述存储器单元阵列是动态随机存取存储器DRAM单元。4.根据权利要求1所述的设备，其中所述存储器控制器经配置以使用DRAM协议及DRAM逻辑及电接口从主机接收所述经解析指令及/或常数数据。5.根据权利要求4所述的设备，其中所述设备包括库仲裁器，其中所述库仲裁器经配置以：对接收到的多播命令进行地址转译；及将所述经解析指令及/或常数数据发送到与所述存储器控制器相关联的库以便并行写入到所述库中的多个位置。6.根据权利要求5所述的设备，其中所述库仲裁器经配置以使用与所述库仲裁器相关联的一系列寄存器对所述多播命令进行地址转译。7.根据权利要求5所述的设备，其中所述库仲裁器经配置以经由耦合到所述主机的通道控制器接收所述多播命令。8.根据权利要求1到7所述的设备，其中所述设备包括耦合到所述存储器装置中的多个库的库仲裁器，且其中所述库仲裁器经配置以：经由经扩增动态随机存取存储器DRAM命令协议接收多播命令；且其中使用耦合到所述存储器装置的DRAM控制总线接收所述经扩增DRAM命令协议。9.根据权利要求8所述的设备，其中所述经扩增DRAM命令协议指示所述库仲裁器写入是以多播方式执行。10.根据权利要求1到7所述的设备，其中所述设备包括耦合到所述存储器装置中的多个库的库仲裁器，且所述库仲裁器包括用于设置所述多个库中的多个位置的一系列寄存器中的库地址位及行地址位的逻辑。11.根据权利要求10所述的设备，其中所述库仲裁器经配置以：经由耦合到所述存储器装置的DRAM控制总线接收多播写入命令；读取所述寄存器系列；及将所述经解析指令及/或常数数据发送到相关存储器控制器以并行写入到所述多个位置。12.根据权利要求1到7所述的设备，其中所述经解析指令包含存储器内处理器PIM命令。13.一种设备，其包括：存储器装置，其中所述存储器装置包括耦合到库仲裁器的多个库，所述库仲裁器经配置以：接收多播命令；读取与所述多播命令相关联的寄存器；及将经解析指令及/或常数数据发送到所述多个库中的所选择的库，其中每一库包括：存储器单元阵列；感测电路，其经由多个感测线耦合到所述阵列，所述感测电路包含感测放大器及经配置以实施逻辑运算的计算组件；及存储器控制器，其耦合到所述阵列及所述感测电路，其中所述存储器控制器经配置以：接收发送到所述库的经解析指令及/或常数数据；及将所述经解析指令及/或常数数据写入到所述库。14.根据权利要求13所述的设备，其中所述存储器控制器经配置以将所述经解析指令及/或常数数据写入到所述相应多个库的所述所选择的库中的多个子阵列。15.根据权利要求14所述的设备，其中在所述多个库中的所选择者之中，所述多个子阵列不同。16.根据权利要求13到15所述的设备，其中所述设备包括经由通道控制器耦合到主机的多个存储器装置，其中所述设备经配置以：在所述多个存储器装置之中，从所述通道控制器接收去往相关库仲裁器的所述多播命令；在所述相应存储器装置的所述多个库中的所述所选择的库之中，接收去往相关存储器控制器的所述多播命令。17.根据权利要求16所述的设备，其中所述通道控制器经配置以将所述多播命令发送到所述多个存储器装置中的所选择者。18.根据权利要求17所述的设备，其中所述经解析指令及/或常数数据与存储器内处理PIM命令相关联。19.一种设备，其包括：通道控制器，其耦合到多个存储器装置，所述通道控制器经配置以将多播命令发送到所述多个存储器装置；及库仲裁器，其用于耦合到所述通道控制器的每一存储器装置，每一库仲裁器耦合到所述相应存储器装置中的多个库，每一库仲裁器经配置以：从所述通道控制器接收所述多播命令；响应于所述接收到的多播命令，读取与所述库仲裁器相关联的寄存器；及基于所述读取寄存器，将经解析指令及/或常数数据发送到所述多个库...

【专利技术属性】
技术研发人员：J·T·扎沃德恩，G·E·胡申，T·A·曼宁，T·P·芬克拜纳，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US