一种基于FPGA实现伺服转角叠加简谐运动的方法技术

本发明专利技术公开了一种基于FPGA实现伺服转角叠加简谐运动的方法，此方法的实现系统包括地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块。上位机将已经处理好的标准化正弦函数时间差固化到ROM中，并通过串口模块传输实际细分数、实际测试转角、两列波的频率到RAM中，地址模块用于控制ROM中数据寻址并接收ROM中数据，数据经过处理后传输到时间计数模块，计数完成时，时间计数模块驱动方向模块和波形叠加模块进行方向信号和脉冲信号的发送。本发明专利技术的技术方案可以驱动伺服电机实现较复杂的叠加简谐运动。

【技术实现步骤摘要】
一种基于FPGA实现伺服转角叠加简谐运动的方法
本专利技术涉及一种基于FPGA实现伺服转角叠加简谐运动的方法，实现了较复杂的合成简谐波运动，属于软硬结合调试的领域，适用于开发减震器寿命试验台，实现路谱测试。
技术介绍
FPGA内部有大量的逻辑块以及逻辑块之间的互连线可供配置，与传统数字电路系统相比具有可编程、可靠性高、集成度高、速度快的优点，其将原来电路板级的设计通过配置器件内部的逻辑功能和输入/输出端口放在芯片中进行，在提高了电路性能的同时降低了印刷电路板设计的工作量和难度，提高了设计的灵活性和效率。现代机电一体化市场对产品的精度要求随着工业自动化的快速发展越来越高，随之对伺服系统的要求也越来越严格。伺服电机因其具有工作平稳，响应迅速，及过载能力等优点在自动化行业得到重视，其广泛应用于喷绘机、写真机、医疗仪器及设备及计算机外设及精密仪器、工业控制系统、办公自动化、机器人等领域。伺服电机把收到的电信号转换成电动机轴上的角位移或角速，度输出，通过控制脉冲时间的长短来控制转动角度，其主要特点是自转现象随着信号电压的消失而消失，而且转速与转矩成反比，即转速随着转矩的增加而表现为匀速下降。传本文档来自技高网...

【技术保护点】
一种基于FPGA实现伺服转角叠加简谐运动系统，其特征在于，包括：地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块，上位机通过micro USB数据线传输时间差数据到所述ROM模块，通过所述串口模块传输实际细分数、实际测试转角、两列波的频率到所述RAM模块；所述地址模块取址所述ROM模块，获取时间差数据；所述时间计数模块从所述RAM模块中获取实际细分数、实际测试转角、将要叠加的两列波的频率；所述时间计数模块从所述RAM模块获取实际细分数、实际测试转角、将要叠加的两列波的频率，从所述地址模块中获取时间差数据；所述波形叠加模块从所述时间计数模块中获取两列波的计数时间到...

【技术特征摘要】
1.一种基于FPGA实现伺服转角叠加简谐运动系统，其特征在于，包括：地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块，上位机通过microUSB数据线传输时间差数据到所述ROM模块，通过所述串口模块传输实际细分数、实际测试转角、两列波的频率到所述RAM模块；所述地址模块取址所述ROM模块，获取时间差数据；所述时间计数模块从所述RAM模块中获取实际细分数、实际测试转角、将要叠加的两列波的频率；所述时间计数模块从所述RAM模块获取实际细分数、实际测试转角、将要叠加的两列波的频率，从所述地址模块中获取时间差数据；所述波形叠加模块从所述时间计数模块中获取两列波的计数时间到达信号，从所述地址模块中获取两列波在所述ROM中的地址信息，经逻辑判断后发送脉冲信号；所述方向模块从所述地址模块中获取两列波在所述ROM中的地址信息，从所述波形叠加模块中获取两列波的状态信息，经逻辑判断后得到方向信息，并发送方向信号。2.一种基于FPGA实现伺服转角叠加简谐运动的方法，所述方法是通过权利要求1所述的基于FPGA实现伺服转角叠加简谐运动系统实现的，其特征在于，包括如下步骤：步骤S1：上位机将标准化正弦函数N等分分割处理后，通过microUSB数据线传输获得的时间差数据到ROM模块中，所述ROM模块用于存储标准化正弦函数时间差数据；步骤S2：上位机通过串口模块传输实际细分数、实际测试转角、将要叠加的两列波的频率到RAM模块中，所述RAM模块存储传输的实际细分数、实际测试转角、将要叠加的两列波的频率数据；步骤S3:时间计数模块结合ROM模块中的标准正弦函数的个数，RAM模块中存储的实际细分数、实际测试转角、将要叠加的两列波的频率数据分别计算得到两列波在ROM模块中对标准正弦函数的取址间隔。获取从地址模块中取得的经过处理的时间差数据，从零进行计数，计数间隔为8ns，分别得到两列波的计数达到信号，计数达到时，计数器归零；当从地址模块中获得的取址间隔达到标志位为1时，生成对应波形的预脉冲发送信号；步骤S4：地址模块从时间计数模块中获取计数达到信号和两列波在ROM模块中对标准正弦函数的取址间隔，分别判断两列波的取址间隔是否达到，如果达到，将取址间隔达到标志位置1,否则取址地址加一，当取址的地址到达ROM模块中存储标准正弦函数的最大地址，则取址地址置零并继续以上判断。每次取址，获取ROM中的时间差数据，并对获取的时间差数据进行处理，用于时间计数模块的计数；步骤S5：波形叠加模块从时间计数模块获取对应波形的预脉冲发送信号，从地址模块获取两列波的地址，根据判断条件判断是否发送脉冲，如果发送脉冲信号，则将脉冲发送标志置为1，否则置为0；步骤S6：当方向模块从波形叠加模块获得的脉冲发送标志为1，则从地址模块获取两列波的当前的取址地址，根据判断条件判断要发送的方向信号为0或1，并发送对应的方向信号。3.根据权利要求2所述的一种基于FPGA实现伺服转角叠加简谐运动的...

【专利技术属性】
技术研发人员：丁国清，马晨曦，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：上海,31