IC的电压降和电迁移的分析方法及计算机可读存储介质技术

本发明专利技术实施例提供了一种IC的电压降和电迁移的分析方法及计算机可读存储介质。其中该方法包括：得到集成电路的布局，其中该布局被划分为多个块且每个块对应特定的功能；根据该多个块的功率相关信息，得到多个操作功率和多个工作温度，其中该多个块中的每个块具有单独的操作功率和单独的工作温度；以及根据每个块对应的操作功率和工作温度，来验证每个块。本发明专利技术实施例，可以进一步缩小布局的尺寸并降低设计人力和成本。

【技术实现步骤摘要】
IC的电压降和电迁移的分析方法及计算机可读存储介质
本专利技术涉及集成电路(IntegratedCircuit，IC)设计，尤其涉及一种IC的电压降和电迁移的分析方法及计算机可读存储介质。
技术介绍
近年来，IC，如SLSI(SuperLargerScaleIntegratedCircuit，超大规模集成电路)，的开发过程普遍采用CAD(ComputerAssistedDesign，计算机辅助设计)。根据这种基于CAD的开发过程，使用所谓的HDL(HardwareDescriptionLanguage，硬件描述语言)来定义抽像的电路数据，该抽像的电路数据对应待开发的IC的功能，并且该定义的电路用来形成要安装在芯片上的具体电路结构。在制造(或实现)IC芯片之前，首先考虑IC芯片的配置(placement)、平面规划(floorplan)以及布局面积(layoutarea)，从而确定每个IC芯片的晶粒尺寸。一般地，晶粒尺寸将影响IC芯片的制造成本。因此本领域期望最小化IC芯片的布局面积。
技术实现思路
有鉴于此，本专利技术实施例提供了一种IC的电压降和电迁移的分析方法及计算机可读存储介质，可以进一步缩小布局的尺寸并降低设计人力和成本。本专利技术实施例提供了一种集成电路的电压降和电迁移的分析方法，包括：得到该集成电路的布局，其中该布局被划分为多个块且每个块对应特定的功能；根据该多个块的功率相关信息，得到多个操作功率和多个工作温度，其中该多个块中的每个块具有单独的操作功率和单独的工作温度；以及根据该每个块对应的操作功率和工作温度，来验证该每个块。其中，进一步包括：当验证完该每个块之后，检查在该多个块中是否存在电压降违规或者电迁移违规。其中，进一步包括：当在该多个块中存在该电压降违规或该电迁移违规时，调整该布局。其中，调整该布局的步骤包括：对于该多个块中的第一块，增加该第一块中的至少一条导线的宽度，其中该第一块为存在该电压降违规或该电迁移违规的块。其中，进一步包括：根据该第一块对应的操作功率和工作温度，再次验证该第一块。其中，进一步包括：当在该多个块中的每一个中均不存在该电压降违规或者该电迁移违规时，根据该布局制造该集成电路。其中，根据该多个块的功率相关信息，得到多个操作功率和多个工作温度的步骤包括：根据该多个块中的每个块的功率消耗，来确定该每个块对应的操作功率和对应的工作温度。其中，在该多个块中，不同块的对应的操作功率和工作温度不同。其中，该多个块中，不同块的功能不同。本专利技术实施例还提供了一种计算机可读存储介质，该计算机可读存储介质为非易失性的，且用于存储可由计算机执行的并且能够导致该计算机执行上述的分析方法的指令。本专利技术实施例的有益效果是：本专利技术实施例，由于根据每个块对应的操作功率和工作温度，来验证每个块，因此可以进一步缩小布局的尺寸并降低设计人力和成本。附图说明通过阅读接下来的详细描述及参考附图所做的示例可以更全面地理解本专利技术，其中：图1为IC的层次化(hierarchical)设计过程的流程示意图；图2为根据本专利技术一些实施例的集成电路的电压降和电迁移的分析方法的流程示意图；图3为IC的布局的示意图；图4为根据本专利技术实施例的计算机系统的示意图。具体实施方式以下描述为实现本专利技术的较佳方式。该描述仅作为说明本专利技术的一般原理的目的，而不应视为限制。本专利技术的范围可参考所附的权利要求来确定。本专利技术涉及集成电路的电压降(IRDrop)和电迁移(ElectroMigration，EM)的分析方法，例如IC中每个块的IR降和EM的分析方法。图1示出了IC的层次化(hierarchical)设计过程的流程图。首先，在步骤S110中，得到RTL(Register-TransferLevel，寄存器传输级)代码，该RTL代码用来描述IC执行的功能。接着，在步骤S120中，综合(synthesized)该RTL代码来产生IC的门。一般地，IC包括：多个块，并且每个块提供IC的重要功能，诸如专用处理器(如应用处理器，视频处理器，音频处理器，或者控制器)，内存(如SRAM(StaticRandomAccessMemory，静态随机存取存储器)模块)，等等。另外，每个块具有对应的RTL代码，于是综合每个块的RTL代码以产生每个块的门。接着，在步骤S130中，执行配置和绕线(placementandrouting)步骤以在IC的芯片区域内产生全部块的布局(layout)。例如，假设IC包括N个块，根据该N个块的RTL代码，分别产生该N个块的N个配置。如此，根据该N个块的N个配置以及不属于该N个块的门，执行芯片配置和绕线步骤并且得到布局。在一些实施例中，该布局为整个芯片布局。在一些实施例中，该布局为整个芯片布局的一部分，该部分关于IC的一些数字电路。接着，执行分析步骤，并验证该布局，以检查该布局是否违反各种约束或规则中的任何一个(步骤S140)。如果在布局中不存在违规，则根据该布局来制造(或实现)该IC(步骤S150)。如果，在该布局中存在违规，则必须修改该IC的布局以处理该违规直至没有违规存在。在分析步骤中，根据布局，得到诸如寄生电阻和电容值等结构数据。此外，执行布局后(post-layout)仿真以确保正确的功能。布局后仿真用来通过严格地测试电路和电力总线线路的真实负载来预测IC的真实性能。根据在布局后模拟中得到的结果，可以发现一些问题，诸如过多的电力总线电压降(如IR降)和电迁移(EM)，该IR降和电迁移通常在RTL模拟期间不可发现。通常，EM指的是从IC的金属线排出离子。当流过导线的电子随机地碰撞到导线中的原子时，原子沿着电子的路径被携带，从而导致导线劣化(wiredeterioration)。此外，EM导致导线逐渐变薄，以及EM可能导致导线上的电压降，并最终导致导线断线。特别地，EM是由于电流密度(电流除以金属宽度)超过阈值引起的。例如，EM通常在具有相对大电流流动的细线(高电流密度)中最显著。EM阻碍了金属导电的能力，从而降低了寿命。相应地，如果金属线的电流密度超过特定阈值，那么在IC布局的金属线中则存在EM违规。如果不能够忽视该EM违规，那么执行校正来处理该EM违规。IR(电压)降一般指的是在电源节点(powernode)处的电源电压(如Vdd)的电压差，并且一般是由电压源(提供该电源电压)和电源节点之间存在的电阻(由于寄生电阻或由于金属线中的其他器件)引起的。因此，连接至除了电源节点之外的其他节点的器件可以接收小于电源电压的端子电压(terminalvoltage)。如果该端子电压小于允许的阈值电压，那么器件将不会工作在正常模式。例如，电路可能变得不可工作或者工作在更低的频率(相比于最优频率)。相应地，如果电压降超过了特定阈值电压，那么在IC布局的金属线中存在IR降违规。类似地，如果IR降违规不可以被忽视，那么执行校正来处理该IR降违规。另外，通过执行模拟可以确定该布局的每个节点处的IR降以及每条路径上流过的电流。确定的值可以用来确保设计符合各种EM和IR降要求。在分析步骤中，在没有不可以被忽略的EM或IR降违规之后，在布局上执行DRC(DesignRuleCheck，设计规则检验)以确定是否违反与给定工艺相关联的设计规则。本文档来自技高网...

【技术保护点】
一种集成电路的电压降和电迁移的分析方法，其特征在于，包括：得到该集成电路的布局，其中该布局被划分为多个块且每个块对应特定的功能；根据该多个块的功率相关信息，得到多个操作功率和多个工作温度，其中该多个块中的每个块具有单独的操作功率和单独的工作温度；以及根据该每个块对应的操作功率和工作温度，来验证该每个块。

【技术特征摘要】
2016.04.25 US 62/326,896;2017.02.22 US 15/438,8441.一种集成电路的电压降和电迁移的分析方法，其特征在于，包括：得到该集成电路的布局，其中该布局被划分为多个块且每个块对应特定的功能；根据该多个块的功率相关信息，得到多个操作功率和多个工作温度，其中该多个块中的每个块具有单独的操作功率和单独的工作温度；以及根据该每个块对应的操作功率和工作温度，来验证该每个块。2.如权利要求1所述的分析方法，其特征在于，进一步包括：当验证完该每个块之后，检查在该多个块中是否存在电压降违规或者电迁移违规。3.如权利要求1所述的分析方法，其特征在于，进一步包括：当在该多个块中存在该电压降违规或该电迁移违规时，调整该布局。4.如权利要求3所述的分析方法，其特征在于，调整该布局的步骤包括：对于该多个块中的第一块，增加该第一块中...

【专利技术属性】
技术研发人员：陈俊良，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71