一种抗电磁干扰电路板以及触摸屏制造技术

本发明专利技术公开了一种抗电磁干扰电路板，包括PCB基板、模拟地电路和数字地电路，所述PCB基板包括多个基板单元，所述多个基板单元层叠设置，且相邻两个基板单元之间设置有用于印刷电路的印刷空间；所述模拟地电路和数字地电路均设置于所述基板单元上，且模拟地电路和数字地电路分别设置于不同的印刷空间内。本发明专利技术还公开了一种触摸屏，包括所述的抗电磁干扰电路板，还包括触控面板，所述触控面板设置于所述抗电磁干扰电路板的上方且与抗电磁干扰电路板通讯连接；所述触控面板包括触控区和黑屏区，所述抗电磁干扰电路板的上侧与所述黑屏区相对应的区域内设置有多个接地电容。本发明专利技术的电路板和触摸屏具有较高的抗干扰能力。

【技术实现步骤摘要】
一种抗电磁干扰电路板以及触摸屏
本专利技术涉及电子设备
，尤其涉及一种抗电磁干扰电路板以及触摸屏。
技术介绍
随着各类电子设备的应用越来越广泛，其附近的其他设备容易对其产生电磁干扰。目前，降低电磁干扰或提高电子设备抗电磁污染能力的有效办法是采用电磁兼容性设计。在现有技术中，一种典型的抗电磁干扰的电路设计如图1，C1、C2和C4、C5及Lc用于滤除共模噪声，C3和C6用于滤除差模噪声。输出端一般会接一个电解电容，负载电流大时还需接高频电容，用于消除负载端对输入的噪声干扰。在该电路设计中，模拟信号和数字信号印刷在电路板的同一层上，无法保证将数字地电流限制在电路板的数字信号区，不干扰模拟信号，若采用将模拟信号和数字信号之间设置一定间距的方式，由于受到数字信号的高频率限制，依然无法保证二者互不干扰，因此，模拟信号和数字信号如何并存设计一直是电路板设计的一大难题。
技术实现思路
本专利技术所要解决的技术问题是：提供一种能够完全实现抗电磁干扰的电路板以及使用该抗电磁干扰电路板的触摸屏，避免模拟信号和数字信号之间的互相干扰。为了解决上述技术问题，本专利技术采用的技术方案一为：一种抗电磁干扰电路板，包括PCB基板、模拟地电路和数字地电路，所述PCB基板包括多个基板单元，所述多个基板单元层叠设置，且相邻两个基板单元之间设置有用于印刷电路的印刷空间；所述模拟地电路和数字地电路均设置于所述基板单元上，且模拟地电路和数字地电路分别设置于不同的印刷空间内。为了解决上述技术问题，本专利技术采用的技术方案二为：一种触摸屏，包括上述的抗电磁干扰电路板，还包括触控面板，所述触控面板设置于所述抗电磁干扰电路板的上方且与抗电磁干扰电路板通讯连接；所述触控面板包括触控区和黑屏区，所述抗电磁干扰电路板的上侧与所述黑屏区相对应的区域内设置有多个接地电容。本专利技术的有益效果在于：设置多层基板单元，使模拟地电路和数字地电路分开分别位于不同的平面，且两者之间隔着基板单元，可以有效避免两者之间发生电磁干扰，与现有技术相比具有更高的抗干扰能力。附图说明图1为现有技术中的抗电磁干扰电路示意图；图2为本专利技术实施例的触摸屏的结构示意图；标号说明：1、模拟地电路；2、数字地电路；3、基板单元；4、触控区；5、黑屏区；6、接地电容。具体实施方式为详细说明本专利技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。本专利技术最关键的构思在于:叠层设置的多个基板单元3之间形成多个印刷空间，将模拟地电路1和数字地电路2分别设置于不同的印刷空间内。请参照图2，一种抗电磁干扰电路板，其特征在于，包括PCB基板、模拟地电路1和数字地电路2，所述PCB基板包括多个基板单元3，所述多个基板单元3层叠设置，且相邻两个基板单元3之间设置有用于印刷电路的印刷空间；所述模拟地电路1和数字地电路2均设置于所述基板单元3上，且模拟地电路1和数字地电路2分别设置于不同的印刷空间内。从上述描述可知，本专利技术的有益效果在于：设置多层基板单元，使模拟地电路和数字地电路分开分别位于不同的平面，且两者之间隔着基板单元，可以有效避免两者之间发生电磁干扰，与现有技术相比具有更高的抗干扰能力。进一步的，所述基板单元3的数目为三个，三层基板单元3间设有第一印刷空间和第二印刷空间，所述模拟地电路1和数字地电路2分别设置于第一印刷空间和第二印刷空间。进一步的，所述模拟地电路1和数字地电路2均为印刷电路。进一步的，所述模拟地电路1中以及数字地电路2中包括多个连接线，多个连接线之间的间隔为0.2mm以上。由上述描述可知，将连接线之间的间隔设置为0.2mm以上，可以避免连接线之间发生电磁干扰。进一步的，所述连接线折弯处的折弯角度大于90°。由上述描述可知，连接线的走线角度应避免直角和锐角，因为直角和锐角都会造成角度连接部分产生互感电容或磁场，从而产生电磁干扰。进一步的，还包括多个芯片，所述芯片均设置于所述基板单元3上，多个芯片之间通讯连接；每个芯片的输出信号的阈值电压和信号时序和与其连接的芯片的输出信号相匹配。由上述描述可知，芯片的阈值电压主要和芯片周围采用的MOS管有关，包括平带电压、SiO2中的压降和半导体表面势。如果前一芯片输出信号的阈值电压与后一芯片的输入信号不匹配，则会产生电势差，从而改变两个芯片的电场与电位差，造成磁场干扰。进一步的，还包括RC滤波电路，所述RC滤波电路与所述数字地电路2和模拟地电路1设置于相同或不同的印刷空间内。由上述描述可知，RC滤波器电路简单，抗干扰性强，有较好的低频性能，比较适用于触摸屏领域。一种触摸屏，包括抗电磁干扰电路板，还包括触控面板，所述触控面板设置于所述抗电磁干扰电路板的上方且与抗电磁干扰电路板通讯连接；所述触控面板包括触控区4和黑屏区5，所述抗电磁干扰电路板的上侧与所述黑屏区5相对应的区域内设置有多个接地电容6。由上述描述可知，将接地电容、数字地电路2和模拟地电路分别设置于不同的基板单元3上，在保证触摸屏功能的前提下，可进一步提高抗干扰能力。进一步的，所述接地电容6的数目为三个，所述三个接地电容6平行等间距设置。实施例一下面结合附图和实施例对本专利技术的实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不能用来限制本专利技术的范围。在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。请参照图2，本专利技术的实施例一为：一种触摸屏，包括抗电磁干扰电路板，和触摸屏组件，所述触摸屏组件包括触控面板，所述触控面板设置于所述抗电磁干扰电路板的上方且与抗电磁干扰电路板通讯连接；所述触控面板包括触控区4和黑屏区5，所述抗电磁干扰电路板的上侧与所述黑屏区5相对应的区域内设置有多个接地电容6。在本实施例中，所述接地电容6的数目为三个，且所述三个接地电容6平行等间距设置。所述接地电容6与所述抗电磁干扰电路板相连。本实施例的抗电磁干扰电路板包括PCB基板、模拟地电路1和数字地电路2，所述PCB基板包括多个基板单元3，所述多个基板单元3层叠设置，且相邻两个基板单元3之间设置有用于印刷电路的印刷空间；所述模拟地电路1和数字地电路2均设置于所述基板单元3上，且模拟地电路1和数字地电路2分别设置于不同的印刷空间内。在本实施例中，所述基板单元3的数目为三个，包括第一基板单元、第二基板单元和第三基板单元，第一基板单元、第二基板单元和第三基板单元从上往下依次层叠，第一基板单元和第二基板单元之间形成第一印刷空间，第二基板单元和第三基板单元之本文档来自技高网...

【技术保护点】
一种抗电磁干扰电路板，其特征在于，包括PCB基板、模拟地电路和数字地电路，所述PCB基板包括多个基板单元，所述多个基板单元层叠设置，且相邻两个基板单元之间设置有用于印刷电路的印刷空间；所述模拟地电路和数字地电路均设置于所述基板单元上，且模拟地电路和数字地电路分别设置于不同的印刷空间内。

【技术特征摘要】
1.一种抗电磁干扰电路板，其特征在于，包括PCB基板、模拟地电路和数字地电路，所述PCB基板包括多个基板单元，所述多个基板单元层叠设置，且相邻两个基板单元之间设置有用于印刷电路的印刷空间；所述模拟地电路和数字地电路均设置于所述基板单元上，且模拟地电路和数字地电路分别设置于不同的印刷空间内。2.如权利要求1所述的抗电磁干扰电路板，其特征在于，所述基板单元的数目为三个，三层基板单元间设有第一印刷空间和第二印刷空间，所述模拟地电路和数字地电路分别设置于第一印刷空间和第二印刷空间。3.如权利要求1所述的抗电磁干扰电路板，其特征在于，所述模拟地电路和数字地电路均为印刷电路。4.如权利要求1所述的抗电磁干扰电路板，其特征在于，所述模拟地电路中以及数字地电路中包括多个连接线，多个连接线之间的间隔为0.2mm以上。5.如权利要求4所述的抗电磁干扰电路板，其特征在...

【专利技术属性】
技术研发人员：苏伟，王雷，
申请(专利权)人：深圳市志凌伟业技术股份有限公司，
类型：发明
国别省市：广东,44