一种基于SoC FPGA的数据传输系统及数据传输方法技术方案

本发明专利技术涉及计算机通信技术领域，提供一种基于SoC FPGA的数据传输系统及数据传输方法，该基于SoC FPGA的数据传输系统包括FPGA、HPS和DDR，DDR挂在所述HPS侧，HPS内设有处理器ARM和DDR控制器，FPGA与DDR之间通过AXI进行数据的写操作，HPS与DDR之间进行数据的读操作，FPGA与HPS之间通过握手信号h2f_a和h2f_b进行数据写、读操作时序控制；握手信号h2f_a置0或置1状态与DDR A的空满状态相对应，握手信号h2f_b置0或置1状态与DDR B的空满状态相对应，从而实现将视频数据上传至上位机，数据传输流畅，速度较快，给用户带来较好的体验。

【技术实现步骤摘要】
一种基于SoCFPGA的数据传输系统及数据传输方法
本专利技术属于计算机通信
，尤其涉及一种基于SoCFPGA的数据传输系统及数据传输方法。
技术介绍
随着信息科技的飞速发展，信号处理任务越来越繁重，对高速数据传输的要求也越来越高，特别在当数据传输量较大，对数据传输速率要求较高的情况下，不同通讯设备或通讯模块之间的握手机制在数据传输过程中起关键性作用。此前已经出现了多种比较成熟的握手协议，例如三种最常用的RS-232握手形式：软件握手、硬件握手和Xmodem。目前，在数字信号处理方面广泛采用的是FPGA+ARM结构，即单独的现场可编程门阵列(Field－ProgrammableGateArray，FPGA)芯片加单独的处理器(AcornRISCMachine，ARM)相结合。其中，FPGA负责对信号的采集及处理，处理后的数据需在FPGA侧进行缓存，ARM通过控制信号及地址信号对缓存在FPGA内的数据进行读取并上传至上位机，实现信号数据的采集和上传。当数据量较大时，数据缓存需要较大缓存空间，而FPGA内部存储空间有限，难以满足要求，若将数据通过外部存储器进行缓存，则FPGA既要对存储器的进行写操作也要进行读操作，还要实现读取数据发送，对数据传输速率产生影响。同时FPGA与ARM之间要有数据线、地址线、控制线，所需管脚较多，数据传输速率受芯片管脚限制。
技术实现思路
本专利技术的目的在于提供一种快速对大数据量视频数据进行采集和上传的基于SoCFPGA的数据传输系统。本专利技术是这样实现的，一种基于SoCFPGA的数据传输系统，所述基于SoCFPGA的数据传输系统包括现场可编程门阵列FPGA、硬核处理系统HPS和双倍速率同步动态随机存储器DDR，所述双倍速率同步动态随机存储器DDR挂在所述HPS侧，其中：所述硬核处理系统HPS内设有处理器ARM和DDR控制器，所述FPGA与所述DDR之间通过芯片内部高速互连通道AXI进行数据的写操作，所述HPS与所述DDR之间进行数据的读操作，其中，所述FPGA与所述HPS之间通过预先定义的握手信号h2f_a和h2f_b进行数据写、读操作时序控制；所述双倍速率同步动态随机存储器DDR包括DDRA和DDRB地址空间，其中，所述握手信号h2f_a置0或置1状态与所述DDRA的空满状态相对应，所述握手信号h2f_b置0或置1状态与所述DDRB的空满状态相对应。作为一种改进的方案，所述DDRA和DDRB空间大小相同，且DDRA空间结束地址与DDRB空间起始地址连续。作为一种改进的方案，所述FPGA访问所述DDR的频率低于所述DDR的工作频率。本专利技术的另一目的在于提供一种基于SoCFPGA的数据传输方法，所述方法包括下述步骤：FPGA对握手信号h2f_a的状态进行检测，判断所述握手信号h2f_a是否为1，当所述握手信号h2f_a为1时，所述FPGA开始写DDRA，当所述握手信号h2f_a为0时，继续对所述握手信号h2f_a的状态进行检测；判断所述FPGA写所述DDRA是否完成，当写DDRA完成时，将所述握手信号h2f_a赋值为0；所述FPGA对握手信号h2f_b的状态进行检测，判断所述握手信号h2f_b是否为1，当所述握手信号h2f_b为1时，所述FPGA开始写DDRB，当所述握手信号h2f_b为0时，继续对所述握手信号h2f_b的状态进行检测；判断所述FPGA写所述DDRB是否完成，当写DDRB完成时，将所述握手信号h2f_b赋值为0，并返回执行所述FPGA对握手信号h2f_a的状态进行检测的步骤。作为一种改进的方案，所述方法还包括下述步骤：预先对握手信号h2f_a和h2f_b进行定义；所述握手信号h2f_a置0或置1状态与所述DDRA的空满状态相对应，所述握手信号h2f_b置0或置1状态与所述DDRB的空满状态相对应。作为一种改进的方案，所述方法还包括下述步骤：对预先定义的所述握手信号h2f_a和h2f_b进行初始化操作，将所述握手信号h2f_a和h2f_b置0；当HPS启动时，将所述握手信号h2f_a和h2f_b均置为1。本专利技术的另一目的在于提供一种基于SoCFPGA的数据传输系统的基于SoCFPGA的数据传输方法，所述方法包括下述步骤：HPS对握手信号h2f_a的状态进行检测，判断所述握手信号h2f_a是否为0，当所述握手信号h2f_a为0时，所述HPS开始读DDRA，当所述握手信号h2f_a为1时，继续对所述握手信号h2f_a的状态进行检测；判断所述HPS读所述DDRA是否完成，当写DDRA完成时，将所述握手信号h2f_a赋值为1；所述HPS对握手信号h2f_b的状态进行检测，判断所述握手信号h2f_b是否为0，当所述握手信号h2f_b为0时，所述HPS开始读DDRB，当所述握手信号h2f_b为1时，继续对所述握手信号h2f_b的状态进行检测；判断所述HPS读所述DDRB是否完成，当读DDRB完成时，将所述握手信号h2f_b赋值为1，并返回执行所述HPS对握手信号h2f_a的状态进行检测的步骤。作为一种改进的方案，所述方法还包括下述步骤：预先对握手信号h2f_a和h2f_b进行定义；所述握手信号h2f_a置0或置1状态与所述DDRA的空满状态相对应，所述握手信号h2f_b置0或置1状态与所述DDRB的空满状态相对应。作为一种改进的方案，所述方法还包括下述步骤：对预先定义的所述握手信号h2f_a和h2f_b进行初始化操作，将所述握手信号h2f_a和h2f_b置0；当HPS启动时，将所述握手信号h2f_a和h2f_b均置为1。在本专利技术实施例中，基于SoCFPGA的数据传输系统包括FPGA、HPS和DDR，DDR挂在所述HPS侧，HPS内设有处理器ARM和DDR控制器，FPGA与所述DDR之间通过芯片内部高速互连通道AXI进行数据的写操作，所述HPS与所述DDR之间进行数据的读操作，其中，所述FPGA与所述HPS之间通过预先定义的握手信号h2f_a和h2f_b进行数据写、读操作时序控制；DDR包括DDRA和DDRB地址空间，握手信号h2f_a置0或置1状态与所述DDRA的空满状态相对应，所述握手信号h2f_b置0或置1状态与所述DDRB的空满状态相对应，从而实现将压缩的视频数据上传至上位机，数据传输流畅，速度较快，给用户带来较好的体验。附图说明图1是本专利技术提供的基于SoCFPGA的数据传输系统的结构示意图；图2是本专利技术实施例一提供的基于SoCFPGA的数据传输方法的实现流程图；图3是本专利技术实施例二提供的基于SoCFPGA的数据传输方法的实现流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图1示出了本专利技术提供的基于SoCFPGA的数据传输系统的结构示意图，为了便于说明，图中仅给出了与本专利技术相关的部分。基于SoCFPGA的数据传输系统包括现场可编程门阵列FPGA、硬核处理系统(HardProcessorSystem，HPS)和双倍速率同步动态随机存储器(DualDataRate，DDR)，所述双倍速率同步动态随机存储器DDR挂在所述HPS侧本文档来自技高网...

【技术保护点】
一种基于SoC FPGA的数据传输系统，其特征在于，所述基于SoC FPGA的数据传输系统包括现场可编程门阵列FPGA、硬核处理系统HPS和双倍速率同步动态随机存储器DDR，所述双倍速率同步动态随机存储器DDR挂在所述HPS侧，其中：所述硬核处理系统HPS内设有处理器ARM和DDR控制器，所述FPGA与所述DDR之间通过芯片内部高速互连通道AXI进行数据的写操作，所述HPS与所述DDR之间进行数据的读操作，其中，所述FPGA与所述HPS之间通过预先定义的握手信号h2f_a和h2f_b进行数据写、读操作时序控制；所述双倍速率同步动态随机存储器DDR包括DDR A和DDR B地址空间，其中，所述握手信号h2f_a置0或置1状态与所述DDR A的空满状态相对应，所述握手信号h2f_b置0或置1状态与所述DDR B的空满状态相对应。

【技术特征摘要】
1.一种基于SoCFPGA的数据传输系统，其特征在于，所述基于SoCFPGA的数据传输系统包括现场可编程门阵列FPGA、硬核处理系统HPS和双倍速率同步动态随机存储器DDR，所述双倍速率同步动态随机存储器DDR挂在所述HPS侧，其中：所述硬核处理系统HPS内设有处理器ARM和DDR控制器，所述FPGA与所述DDR之间通过芯片内部高速互连通道AXI进行数据的写操作，所述HPS与所述DDR之间进行数据的读操作，其中，所述FPGA与所述HPS之间通过预先定义的握手信号h2f_a和h2f_b进行数据写、读操作时序控制；所述双倍速率同步动态随机存储器DDR包括DDRA和DDRB地址空间，其中，所述握手信号h2f_a置0或置1状态与所述DDRA的空满状态相对应，所述握手信号h2f_b置0或置1状态与所述DDRB的空满状态相对应。2.根据权利要求1所述的基于SoCFPGA的数据传输系统，其特征在于，所述DDRA和DDRB空间大小相同，且DDRA空间结束地址与DDRB空间起始地址连续。3.根据权利要求2所述的基于SoCFPGA的数据传输系统，其特征在于，所述FPGA访问所述DDR的频率低于所述DDR的工作频率。4.一种基于权利要求1所述的基于SoCFPGA的数据传输系统的基于SoCFPGA的数据传输方法，其特征在于，所述方法包括下述步骤：FPGA对握手信号h2f_a的状态进行检测，判断所述握手信号h2f_a是否为1，当所述握手信号h2f_a为1时，所述FPGA开始写DDRA，当所述握手信号h2f_a为0时，继续对所述握手信号h2f_a的状态进行检测；判断所述FPGA写所述DDRA是否完成，当写DDRA完成时，将所述握手信号h2f_a赋值为0；所述FPGA对握手信号h2f_b的状态进行检测，判断所述握手信号h2f_b是否为1，当所述握手信号h2f_b为1时，所述FPGA开始写DDRB，当所述握手信号h2f_b为0时，继续对所述握手信号h2f_b的状态进行检测；判断所述FPGA写所述DDRB是否完成，当写DDRB完成时，将所述握手信号h2f_b赋值为0，并返回执行所述FPGA对握手信号h2f_a的状态进行检测的步骤。5.根据权利要求4所述的...

【专利技术属性】
技术研发人员：于锦辉，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41