一种适用于多路并测的电流自动校准电路和方法技术

本发明专利技术公开了一种多路并测的电流自动校准电路和方法，其中，基准电流由外部测试环境产生并加入电流自动校准电路，并与待测芯片数N匹配形成总基准电流。同时，基准电流的输出端口连接到每颗芯片的电流输入支路，N颗待测芯片以并联的方式连接到总基准电流的输出端口，形成N颗待测芯片的自动校准电路。本发明专利技术的技术方案减小了同晶圆芯片间的离散度对电流分配的影响，并且不受晶圆不同批次间芯片离散度的影响，不受同批次不同晶圆间芯片离散度的影响，提高了多路并测时电流自动校准的精度。

A current automatic calibration circuit and method for multi-channel parallel measurement

The current automatic calibration circuit and method, the invention discloses a multi-channel and measurement, the reference current by external test environment and add the current automatic calibration circuit, with the chip to be tested, the total number of N to form the reference current. At the same time, the reference current output port connected to the current branch input of every single chip, N single chip to be tested connected in parallel to the output port of the total current reference, the formation of N chip test automatic calibration circuit. The technical scheme of the invention reduces the dispersion circle between the chip of isomorphous current distribution effect, and is not affected by the influence of different batches of inter chip wafer dispersion, is not affected by the same batch of different dispersion between wafer chip, multi-channel measurement and improve the accuracy of current automatic calibration.

【技术实现步骤摘要】
一种适用于多路并测的电流自动校准电路和方法
本专利技术涉及集成电路领域，尤其涉及一种适用于多路并测的电流自动校准电路和方法。
技术介绍
在现代模拟及混合信号集成电路产业中，不同芯片的相同电流参数存在一定的离散度，所以，在测试阶段需要将所有的电流参数进行校准，特别是多路并测的电流自动校准电路效率及精度直接影响到了芯片的整体成本。单路的电流自动校准电路如图1所示，由基准电流产生电路11、待测电流产生电路12、电流比较电路13、待测电流档位控制电路14组成。基准电流产生电路11产生的基准电流IREF和待测电流产生电路产生的待测电流ITEST通过电流比较电路13进行比较得到的控制信号A；待测电流档位控制电路14根据控制信号A的状态产生Trim信号控制待测电流ITEST的值；当待测电流ITEST和基准电流IREF相等时，Trim信号将不再改变待测电流的值，以此流程实现待测电流ITEST的自动校准。现有的多路电流自动校准电路方案中，基准电流产生电路的实现是利用一个基准电压VREF除以一个电阻R产生基准电流IREF，例如中国专利CN101871962A和CN1889000A中所示方案。现有的多路电本文档来自技高网...

【技术保护点】
一种适用于多路并测的电流自动校准电路，其特征在于，基准电流由外部测试环境产生并加入电流自动校准电路，并与待测芯片数N匹配形成总基准电流；基准电流通过电流平衡电路后连接到电流比较电路的一输入端，待测电流产生电路产生的输出电流连接到电流比较电路的另一输入端，电流比较电路的输出端连接到待测电流档位控制电路的输入端，待测档位控制电路的输出端连接到待测电流产生电路的控制端，形成单颗待测芯片的自动校准电路；基准电流的输出端口连接到每颗芯片的电流输入支路，N颗待测芯片以并联的方式连接到总基准电流的输出端口，形成N颗待测芯片的自动校准电路。

【技术特征摘要】
1.一种适用于多路并测的电流自动校准电路，其特征在于，基准电流由外部测试环境产生并加入电流自动校准电路，并与待测芯片数N匹配形成总基准电流；基准电流通过电流平衡电路后连接到电流比较电路的一输入端，待测电流产生电路产生的输出电流连接到电流比较电路的另一输入端，电流比较电路的输出端连接到待测电流档位控制电路的输入端，待测档位控制电路的输出端连接到待测电流产生电路的控制端，形成单颗待测芯片的自动校准电路；基准电流的输出端口连接到每颗芯片的电流输入支路，N颗待测芯...

【专利技术属性】
技术研发人员：武晓伟，解辰，马文远，陈凝，
申请(专利权)人：北京同方微电子有限公司，
类型：发明
国别省市：北京,11