信号处理装置及超声信号处理系统制造方法及图纸

本发明专利技术提供一种信号处理装置及超声信号处理系统，该装置包括：采集数据信息的信号采集电路；对数据信息进行解串操作的信号接收电路；信号接收电路包括：数据接收单元、时钟生成单元；数据接收单元与信号采集电路连接，用于接收信号采集电路采集到的数据信息；数据接收单元与时钟生成单元连接，用于获取时钟生成单元生成的时钟信息，根据时钟信息对接收到的数据信息进行解串操作；其中，数据信息包括位数至少为两位的数据信息。从而实现时钟信号由信号接收电路自身产生，节省该信号处理装置的时钟信号管脚数量，从而摆脱时钟信号管脚对信号接收电路接收数据信息量的制约，可以自由扩展其接收数据通道的数量，提升其对超声回波信号的处理能力。

Signal processing device and ultrasonic signal processing system

The present invention provides a signal processing device and ultrasonic signal processing system, the device comprises a signal acquisition circuit to collect the data information; the signal receiving circuit of the deserializer operation data; the signal receiving circuit comprises a data receiving unit, a clock generating unit; the data receiving unit is connected with the signal acquisition circuit for receiving signal acquisition the circuit collected data; the data receiving unit and clock generation unit is connected, information is used for acquiring the clock clock generation unit generates the clock information according to the received data information into the solution on operation; among them, the data information includes at least two bits of data. In order to achieve the clock signal from the signal receiving circuit itself, save the signal processing device clock signal pin number, so as to get rid of clock signal pin on the signal receiving circuit receives control data, can be free to expand the number of receiving data channels, improve the processing ability of the ultrasonic echo signal.

【技术实现步骤摘要】
信号处理装置及超声信号处理系统
本专利技术涉及信号处理技术，尤其涉及一种信号处理装置及超声信号处理系统。
技术介绍
超声系统中对于超声探头所探测到的超声回波信号，需要对其进行信号处理，包括：采集该回波信号并对其进行解串操作等。所谓采集，就是由模数转换器(AnalogtoDigitalConvertor，简称“ADC”)将模拟回波信号转换为数字回波信号，以二进制的数字信息串来标识回波信息中的信息。现有技术中常采用带有串行接口，例如，包含低电压差分信号(LowVoltageDifferentialSignal，简称“LVDS”)的ADC来完成对回波信号的信息采集；该串行高速串行接口，通常包括数据通道，位时钟通道，帧时钟通道。由该串行高速串行接口传递的信息需要由对应的串行接收处理器进行数据信息的接收和解串操作。解串就是对ADC中的串行接口传递的二进制数据信息进行位或帧的划分和识别。因此，串行接收处理器需要同时具备与串行接口相对应的数据通道，位时钟通道，帧时钟通道，从而正确接收并解串超声回波信号。然而，串行接收处理器的时钟管脚资源有限，若要增加与串行接收处理器相连接的ADC的数量，则可能会因为串行接收处理器没有足够的时钟管脚而无法扩展串行接收处理器的数据处理能力，从而制约了串行接收处理器对超声回波信号处理效率的提高。
技术实现思路
为了解决
技术介绍
中提到的串行接收处理器时钟管脚数量有限，制约其接收回波信息的数据量，使得该串行接收处理器的数据信息处理效率得不到提升的技术问题，本专利技术提供一种信号处理装置及超声信号处理系统，在该信号处理装置的信号采集电路中省略了时钟管脚，其不再向信号接收电路发送时钟信息，该时钟信息由信号接收电路自身产生，从而达到简化信号处理装置中的时钟管脚的硬件设计，使得串行接收处理器不受时钟管脚的数量制约而可以自由扩展其数据通道的数量，提升其对超声回波信号处理能力。本专利技术提供一种信号处理装置，包括：用于采集数据信息的信号采集电路；用于对所述数据信息进行解串操作的信号接收电路；所述信号接收电路包括：数据接收单元、时钟生成单元；所述数据接收单元与所述信号采集电路连接，用于接收所述信号采集电路采集到的所述数据信息；所述数据接收单元与所述时钟生成单元连接，用于获取所述时钟生成单元生成的时钟信息，根据所述时钟信息对接收到的所述数据信息进行解串操作；其中，所述数据信息包括位数至少为两位的数据信息。可选的，所述信号采集电路包括：模数转换ADC电路、串行接口电路；所述模数转换ADC电路与所述串行接口电路分别设置在同一电路板上，且两者电气相连接；或者，所述串行接口电路集成在所述ADC电路的芯片内；相应的，所述数据接收单元为串行接收电路。可选的，所述时钟生成单元包括：位时钟生成单元，和/或帧时钟生成单元；所述位时钟生成单元，用于生成与所述信号采集电路采集一位数据信息所用时长相等的周期性位时钟信号；所述帧时钟生成单元，用于根据所述信号采集电路的采样位数，以及所述信号采集电路采集一位数据信息所用时长，生成与所述采样位数×所述采集一位数据信息所用时长相等的周期性帧时钟信号。可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输位时钟信号的位时钟端子；相应的，所述串行接收电路包括：位时钟信号接收端子；所述时钟生成单元包括：所述帧时钟生成单元；所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；所述串行接口电路中的所述位时钟端子与所述串行接收电路中的所述位时钟信号接收端子对应连接，以使所述串行接收电路根据所述位时钟信号接收端子接收到的位时钟信号，以及根据所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输帧时钟信号的帧时钟端子；相应的，所述串行接收电路包括：帧时钟信号接收端子；所述时钟生成单元包括：所述位时钟生成单元；所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；所述串行接口电路中的所述帧时钟端子与所述串行接收电路中的所述帧时钟信号接收端子对应连接，以使所述串行接收电路根据所述帧时钟信号接收端子接收到的帧时钟信号，以及根据所述位时钟生成单元生成的所述位时钟信号，对接收到的所述数据信息进行解串操作。可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子；所述时钟生成单元包括：所述位时钟生成单元和所述帧时钟生成单元；所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接，以使所述串行接收电路根据所述位时钟生成单元生成的所述位时钟信号，以及所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。可选的，所述信号采集电路，和/或所述信号接收电路为现场可编程门阵列FPGA、专用集成电路ASIC、或包含有串行接口标准的任意电子电路。可选的，所述帧时钟生成单元与所述位时钟生成单元连接，以使所述帧时钟生成单元对所述位时钟信号进行分频，得到所述帧时钟信号；或者，所述帧时钟生成单元为锁相环PLL电路，或者，所述帧时钟生成单元与向所述信号接收电路提供系统时钟的时钟单元连接，以使所述帧时钟生成单元根据所述系统时钟生成所述帧时钟信号。可选的，所述信号采集电路采集所述数据信息的数据端子的位数范围为2位至1024位。可选的，所述信号采集电路的采样位数的位数范围为2位至64位数据信息。可选的，所述采样位数为单个所述数据端子传递的串行数据信息的位数，或者所述采样位数为多个所述数据端子并行传递的数据信息的位数。本专利技术还提供一种超声信号处理系统，包括：超声探头、回波信号处理装置；所述回波信号处理装置包括上述任一项所述的信号处理装置，所述回波信号处理装置与所述超声探头连接，用于采集所述超声探头传递的回波信号并对所述回波信号进行解串操作。本专利技术的信号处理装置及超声信号处理系统，该信号处理装置包括：采集数据信息的信号采集电路；用于对数据信息进行解串操作的信号接收电路；其中，信号接收电路包括：数据接收单元、时钟生成单元；数据接收单元与信号采集电路连接，用于接收信号采集电路采集到的数据信息；数据接收单元与时钟生成单元连接，用于获取时钟生成单元生成的时钟信息，根据时钟信息对接收到的数据信息进行解串操作；其中，数据信息包括位数至少为两位的数据信息。从而实现时钟信号由信号接收电路自身产生，节省该信号处理装置的时钟信号管脚数量，从而摆脱时钟信号管脚对信号接收电路接收数据信息量的制约，可以自由扩展其接收数据通道的数量，提升其对超声回波信号处理能力。附图说明图1为一示例性实施例示出的本专利技术信号处理装置的结构示意图；图2a为另一示例性实施例示出的本专利技术信号处理装置的结构示意图；图2b为另一示例性实施例示出的本专利技术信号处理装置的结构示意图；图3为另一示例性实施例示出的本专利技术信号处理装置的结构示意图；图4为本专利技术信号处理装置的数据信息与时钟信息的时序关系图；图5为另一示例性实施例示出的本专利技术信号处理装置的结构示意图；图6为图5所示实施例的数据信息与时钟信息的时序关系图；图7为另一示例性实施例示出的本专利技术信号处理装置的结构示意图本文档来自技高网...

【技术保护点】
一种信号处理装置，其特征在于，包括：用于采集数据信息的信号采集电路；用于对所述数据信息进行解串操作的信号接收电路；所述信号接收电路包括：数据接收单元、时钟生成单元；所述数据接收单元与所述信号采集电路连接，用于接收所述信号采集电路采集到的所述数据信息；所述数据接收单元与所述时钟生成单元连接，用于获取所述时钟生成单元生成的时钟信息，根据所述时钟信息对接收到的所述数据信息进行解串操作；其中，所述数据信息包括位数至少为两位的数据信息。

【技术特征摘要】
1.一种信号处理装置，其特征在于，包括：用于采集数据信息的信号采集电路；用于对所述数据信息进行解串操作的信号接收电路；所述信号接收电路包括：数据接收单元、时钟生成单元；所述数据接收单元与所述信号采集电路连接，用于接收所述信号采集电路采集到的所述数据信息；所述数据接收单元与所述时钟生成单元连接，用于获取所述时钟生成单元生成的时钟信息，根据所述时钟信息对接收到的所述数据信息进行解串操作；其中，所述数据信息包括位数至少为两位的数据信息。2.根据权利要求1所述的装置，其特征在于，所述信号采集电路包括：模数转换ADC电路、串行接口电路；所述模数转换ADC电路与所述串行接口电路分别设置在同一电路板上，且两者电气相连接；或者，所述串行接口电路集成在所述ADC电路的芯片内；相应的，所述数据接收单元为串行接收电路。3.根据权利要求2所述的装置，其特征在于，所述时钟生成单元包括：位时钟生成单元，和/或帧时钟生成单元；所述位时钟生成单元，用于生成与所述信号采集电路采集一位数据信息所用时长相等的周期性位时钟信号；所述帧时钟生成单元，用于根据所述信号采集电路的采样位数，以及所述信号采集电路采集一位数据信息所用时长，生成与所述采样位数×所述采集一位数据信息所用时长相等的周期性帧时钟信号。4.根据权利要求3所述的装置，其特征在于，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输位时钟信号的位时钟端子；相应的，所述串行接收电路包括：位时钟信号接收端子；所述时钟生成单元包括：所述帧时钟生成单元；所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；所述串行接口电路中的所述位时钟端子与所述串行接收电路中的所述位时钟信号接收端子对应连接，以使所述串行接收电路根据所述位时钟信号接收端子接收到的位时钟信号，以及根据所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。5.根据权利要求3所述的装置，其特征在于，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输帧时钟信号的帧时钟端子；相应的，所述串行接收电路包括：帧时钟信号接收端子；所述时钟生成单元包括：所述位时钟生...

【专利技术属性】
技术研发人员：孙世博，邵金华，孙锦，段后利，王强，
申请(专利权)人：无锡海斯凯尔医学技术有限公司，
类型：发明
国别省市：江苏,32