具有反向供电预防的输出驱动器制造技术

提供了反向功率预防电路(205)，其通过将耦合到缓冲晶体管(MP1)的栅极的信号引线(PCLT)充电到焊盘电压(PadSig)并且通过将缓冲晶体管(MP1)的本体(235)充电到焊盘电压(PadSig、NW)，在反向功率状况期间保护缓冲晶体管(MP1)免受反向功率。

【技术实现步骤摘要】
【国外来华专利技术】具有反向供电预防的输出驱动器相关申请的交叉引用本申请要求2015年2月25日提交的美国非临时专利申请号14/631,347的权益，通过引用将其整体并入于此。
本申请涉及反向供电预防，并且更具体而言，涉及具有反向供电预防的输出驱动器。
技术介绍
为了减少功率消耗，一般在特定操作模式下使系统的集成电路中的一些集成电路掉电或者关闭。活跃集成电路则可能并不知晓同一系统中的其它集成电路是通电还是断电。如果活跃集成电路通过利用输入信号驱动被断电的集成电路而尝试与其通信，则造成的施加到非活跃集成电路的“反向功率”可能引起相对大量电流的耗散。此外，当非活跃集成电路后续转变到正常操作中时，反向功率可能迫使非活跃集成电路进入不期望的操作模式，从而导致非预期的行为或者失灵(glitch)。反向功率问题可以参照如图1所示的示例系统100更好地理解。第一集成电路105活跃，使得其输出缓冲器A1继续将二进制高(电源电压)信号驱动给非活跃集成电路110。非活跃集成电路110上的接收引脚RX耦合到接收缓冲器(未图示)并且还耦合到由PMOS晶体管MP和NMOS晶体管MN的堆形成的输出缓冲器。在集成电路110的正常操作本文档来自技高网...

【技术保护点】
一种集成电路，包括：焊盘，被配置为接收来自远程集成电路的电压信号；电源轨道；第一缓冲晶体管，具有耦合到所述焊盘的第一端子，并且具有耦合到所述电源轨道的第二端子；预驱动器，被配置为通过第一控制通路来驱动所述第一缓冲晶体管的栅极；第一开关，耦合在所述第一控制通路和所述焊盘之间，所述第一开关被配置为响应于所述电源轨道的掉电而导通；以及控制信号发生器，被配置为通过将所述第一缓冲晶体管的本体耦合到所述焊盘，而在所述电源轨道掉电时对所述电压信号的确立做出响应。

【技术特征摘要】
【国外来华专利技术】2015.02.25 US 14/631,3471.一种集成电路，包括：焊盘，被配置为接收来自远程集成电路的电压信号；电源轨道；第一缓冲晶体管，具有耦合到所述焊盘的第一端子，并且具有耦合到所述电源轨道的第二端子；预驱动器，被配置为通过第一控制通路来驱动所述第一缓冲晶体管的栅极；第一开关，耦合在所述第一控制通路和所述焊盘之间，所述第一开关被配置为响应于所述电源轨道的掉电而导通；以及控制信号发生器，被配置为通过将所述第一缓冲晶体管的本体耦合到所述焊盘，而在所述电源轨道掉电时对所述电压信号的确立做出响应。2.根据权利要求1所述的集成电路，进一步包括：第一传输门，耦合在所述预驱动器和所述第一控制通路之间，其中所述电源轨道耦合到所述第一传输门中的NMOS晶体管的栅极，并且其中所述控制信号发生器进一步被配置为通过将所述第一传输门中的PMOS晶体管的栅极耦合到所述焊盘，而在所述电源轨道掉电时对所述电压信号的所述确立做出响应。3.根据权利要求1所述的集成电路，其中所述第一缓冲晶体管是PMOS晶体管，所述第一端子是漏极，并且所述第二端子是源极，并且所述本体是n阱。4.根据权利要求1所述的集成电路，其中所述第一开关包括开关PMOS晶体管，所述开关PMOS晶体管具有耦合到所述焊盘的源极和耦合到所述第一控制通路的漏极，并且其中所述电源轨道耦合到所述开关PMOS晶体管的栅极。5.根据权利要求4所述的集成电路，其中所述控制信号发生器进一步被配置为在所述电源轨道掉电时，响应于所述信号电压的确立，将所述开关PMOS晶体管的本体耦合到所述焊盘。6.根据权利要求2所述的集成电路，其中所述控制信号发生器包括：第一PMOS晶体管，具有耦合到所述焊盘的源极和耦合到所述第一缓冲晶体管的所述本体的漏极；以及反相器，具有耦合到所述焊盘的电源节点，并且具有耦合到所述电源轨道的输入节点和耦合到所述第一传输门中的所述PMOS晶体管的所述栅极的输出节点。7.根据权利要求6所述的集成电路，其中控制信号发生器进一步包括第二PMOS晶体管，所述第二PMOS晶体管具有耦合到所述电源轨道的源极、耦合到所述反相器的所述输出节点的栅极、以及耦合到所述第一缓冲晶体管的所述本体的漏极。8.根据权利要求1所述的集成电路，进一步包括第二缓冲晶体管，所述第二缓冲晶体管具有耦合到所述焊盘的第一端子并且具有耦合到地的第二端子，其中所述预驱动器进一步被配置为通过第二控制通路来驱动所述第二缓冲晶体管的栅极。9.根据权利要求8所述的集成电路，其中所述第二缓冲晶体管包括缓冲NMOS晶体管，所述缓冲NMOS晶体管具有耦合到所述焊盘的漏极、耦合到地的源极、以及耦合到地的本体。10.根据权利要求8所述的集成电路，进一步包括耦合在所述第二控制通路和地之间的第二开关。11.根据权利要求10所述的集成电路，其中所述第二开关包括NMOS开关晶体管，所述NMOS开关晶体管具有耦合到所述第二控制通路的漏极和耦合到地的漏极，并且其中所述控制信号发生器进一步被...

【专利技术属性】
技术研发人员：W·J·陈，CG·陈，R·贾里里泽纳里，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US