The invention discloses a configurable multiplication device for hardware circuits of AES and RSA hybrid algorithms, which belongs to the hardware implementation field of cryptographic algorithms. And before the implementation of common multiplier based on comparison circuit of the device through the circuit architecture design special, with a large number of configurable multiplexing circuit, the relatively large area of the multiplier and adder, based on additional selector can consume a small amount, in a set of operations to achieve AES two mixed function and RSA multiplication circuit in less than a circuit area and use the separate implementation of two operations consume logic.
【技术实现步骤摘要】
用于AES和RSA混合算法硬件电路的可配置乘法装置
本专利技术涉及网络数据安全领域,具体属于密码算法硬件实现领域。
技术介绍
AES(AdvancedEncryptionStandard,AES)密码算法,也被称为Rijndael算法,是由美国国家标准技术委员会(NationalInstituteofStandardsandTechnology,NIST)于2001年提出,用于替代当时已经被攻破的DES(DataEncryptionStandard,DES)密码算法。AES是一种被广泛使用的对称密码算法,其加密和解密采用同一个密钥。RSA(RivestShamirAdleman,RSA)算法于1977年由RonRivest,AdiShamir和LeonardAdleman提出,并以三个人的名字命名。RSA是一种非对称密码算法,其加密和解密采用不同的密钥。基于AES和RSA的混合密码算法,结合了AES和RSA两种密码的优点,现已被应用于互联网安全协议(InternetProtocolSecurity,IPSec)、应用于传输层的安全套接协议(SecureSocket ...
【技术保护点】
一种用于AES和RSA混合算法硬件电路的可配置乘法装置,其特征在于包括乘法器阵列,加法器阵列和输入切换电路三部分;所述乘法器阵列,由64个8bit双域乘法器搭建而成,用于实现AES列混合或RSA64bit乘法所需的乘法操作;所述加法器阵列,由16个32bit双域4‑2压缩器和双域超前进位加法器、4个64bit双域4‑2压缩器和双域超前进位加法器以及1个128bit双域4‑2压缩器和双域超前进位加法器搭建而成,用于将乘法器阵列输出的64个乘法结果按AES列混合或RSA乘法规范组织相加,形成最后的AES列混合或RSA64bit的乘法结果;所述输入切换电路,由多个多路选择器构成, ...
【技术特征摘要】
1.一种用于AES和RSA混合算法硬件电路的可配置乘法装置,其特征在于包括乘法器阵列,加法器阵列和输入切换电路三部分;所述乘法器阵列,由64个8bit双域乘法器搭建而成,用于实现AES列混合或RSA64bit乘法所需的乘法操作;所述加法器阵列,由16个32bit双域4-2压缩器和双域超前进位加法器、4个64bit双域4-2压缩器和双域超前进位加法器以及1个128bit双域4-2压缩器和双域超前进位加法器搭建而成,用于将乘法器阵列输出的64个乘法结果按AES列混合或RSA乘法规范组织相加,形成最后的AES列混合或RSA64bit的乘法结果;所述输入切换电路,由多个多路选择器构成,用于组织乘法装置的128bit输入数据,根据乘法装置的工作模式,按照AES列混合或RSA乘法的输入方式组织输入数据并提供给乘法器阵列。2.如权利要...
【专利技术属性】
技术研发人员:李冰,杨宇,高洲,顾巍,刘勇,沈克强,王刚,赵霞,董乾,张林,陈帅,
申请(专利权)人:东南大学,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。