铁电存储器中的数据保持损失筛选制造技术

所描述实例包含集成电路的数据保持可靠性筛选(45)，所述集成电路包含铁电随机存取存储器FRAM阵列。在编程为高极化电容数据状态(48)及在高温(52)下经过弛豫时间(50)之后，在各种参考电压电平(54)下测试所述FRAM阵列中的单元的经取样群组。使用在所述各种参考电压电平(54)下所述样本群组的故障位计数来导出测试参考电压(58)，接着在预调节(60)及在所述高温下经过另一弛豫间隔(62)之后，对照所述测试参考电压(58)测试(64)所述集成电路中的所有所述FRAM单元，以确定所述集成电路中易受长期数据保持故障(65)损坏的那些单元。

Data retention loss screening in ferroelectric memories

The described example contains a data retention reliability filter (45) for an integrated circuit that includes a ferroelectric random access memory FRAM array. After programming the data state (48) of the high polarization capacitor and passing the relaxation time (50) at high temperature (52), the sampling groups of the units in the FRAM array are tested at various reference voltage levels (54). In the various reference voltage level (54) of the sample group to test fault count derived reference voltage (58), then in the pre adjustment (60) and in the high temperature after another relaxation interval (62), a reference voltage test of the test (58) (64) all the FRAM unit of the integrated circuit, the integrated circuit to determine the susceptibility in the long-term data retention faults (65) of those damaged unit.

【技术实现步骤摘要】
【国外来华专利技术】铁电存储器中的数据保持损失筛选
本专利技术一般来说涉及集成电路电测试，且更明确地说涉及包含潜在地具有弱长期可靠性的铁电单元的集成电路的筛选。
技术介绍
常规金属氧化物半导体(MOS)及互补MOS(CMOS)逻辑及存储器装置普遍存在于现代电子系统中，这是因为所述装置连同其高密度及大规模集成的适合性一起提供快速开关时间与低功率耗散的卓越组合。然而，根本上，那些装置本质上是易失性的，因此根据这些技术所构造的逻辑及存储器电路在移除偏置电力后即刻不保持其数据状态。尤其在移动及微型系统中，用于以非易失性方式存储存储器及逻辑状态的能力是极合意的。因此，近年来已开发用于构造非易失性装置的各种技术。用于实现非易失性固态存储器装置的近期开发的技术涉及其中电介质材料为可极化铁电材料(例如，钛酸铅锆(PZT)或钽酸锶铋(SBT))而非通常用于非铁电电容器中的二氧化硅或氮化硅的电容器的构造。基于铁电材料的极化状态的电荷与电压(Q-V)的关系的特性中的滞后实现了那些电容器中的二进制状态的非易失性存储。相比之下，常规MOS电容器在装置断电时会失去其所存储电荷。铁电电容器可通过很大程度上可与现代CMOS集成电路兼容的过程而构造，例如通过将电容器放置在晶体管层级上方在金属导体的上覆层级之间而构造。铁电技术用于非易失性固态读取/写入随机存取存储器(RAM)装置中。这些存储器装置(通常称为“铁电RAM”或“FeRAM”或“FRAM”装置)用于许多电子系统(特别是便携式电子装置及系统)中。FRAM因FRAM存储器的超低电力消耗而在植入式医疗装置(例如起搏器、除颤器及监测装置)中尤其具有吸引力。包含铁电电容器的各种存储器单元架构是已知的，包含其中单元中的两个铁电电容器被极化为互补状态的2T-2C(两晶体管两电容器)单元。另一类型的FRAM单元是基于众所周知的“6T”CMOS静态RAM单元，所述单元在正常操作期间操作为SRAM单元，但其中耦合到每一存储节点的铁电电容器可利用所存储数据状态而编程从而以非易失性方式保存存储器内容。在一些集成电路中，铁电电容器还实施为可编程模拟电容器。1T-1C(单晶体管单电容器)布置中所构造的铁电单元(类似于常规动态RAM存储器单元)因其小芯片面积而具有吸引力，但与较大面积2T-2C及6T单元类型的锁存相比，所述小芯片面积是以不太稳健读取性能为代价的。图1a图解说明常规铁电电容器的Q-V特性的实例。如所展示，跨越导电板所存储的电荷(Q)取决于施加到板(V)的电压，且还取决于所述电压的近期历史。如果跨越电容器板所施加的电压V超过“强制”电压+Vα，那么电容器极化为“+1”状态。根据此特性，在被极化为“+1”状态之后，只要电压V保持高于强制电压–Vβ，电容器便展现+Q1的所存储电荷。相反地，如果跨越电容器板所施加的电压V的负性大于强制电压-Vβ，那么电容器被极化为“-1”状态，且将针对低于+Vα的所施加电压V而展现为–Q2的所存储电荷。出于集成电路中的非易失性存储的目的，铁电电容器的重要特性为在铁电电容器的经极化状态之间由铁电电容器所展现的电容的差。根本上，元件的电容是指所存储电荷与所施加电压的比率。虽然铁电电容器具有线性电容，但由于其如被电介质膜(即，铁电材料)分离的平行板的构造，因此所述铁电电容器响应于在施加极化电压后即刻发生的极化状态的改变还展现显著极化电容(即，电荷存储)。举例来说，参考图1a，铁电电容器从其“-1”状态到其“+1”状态的极化反映于相对高电容C(-1)中，从而反映响应于极化状态因超过强制电压Vα的电压而发生的改变而将极化电荷存储于电容器中。另一方面，已处于其“+1”状态的电容器因极化而展现极小电容C(+1)，这是因为其铁电域已沿所施加强制电压的方向对准，从而致使极少额外极化电荷被存储。如从以下说明将明了，所存储逻辑状态通过询问铁电电容器中的电容来辨别其极化状态而读取。作为进一步背景，已观察到，常规铁电电容器的极化性质对氢的存在是相当敏感的。更明确地说，据信氢渗入到铁电膜中会导致铁电电容器的滞后特性的降级。在FRAM存储器应用中，此降级根据图1a的命名而由经弱化数据保持(还称为“印记降级”，特别是针对“-1”极化状态)展现。图1b以横截面图解说明包含铁电电容器及n沟道金属氧化物半导体(MOS)晶体管的集成电路的一部分的典型构造。在此布置中，MOS晶体管在p型衬底10(或阱)的表面处得以实现，在此实例中，在安置于由浅沟槽隔离形成的隔离电介质结构15之间的作用区域处得以实现。N+源极/漏极区域14以自对准方式形成到衬底10中在多晶硅栅极元件16的相对侧上。栅极元件16通过栅极电介质17而与作用区域的表面分离，从而形成晶体管。通常在形成源极/漏极区域扩展中于栅极元件16的侧边上提供侧壁间隔件19。铁电电容器在此结构中由铁电堆叠形成，所述铁电堆叠包含其间安置有铁电材料22的导电板20a、20b(由元素金属或导电金属化合物形成，所述导电金属化合物例如金属氮化物、导电金属氧化物或硅化物或者这些层中的两者或多于两者的堆叠)。在此实例中，铁电材料22由PZT组成。底部导电板20a由导电插塞18连接到源极/漏极区域14，所述导电插塞形成到蚀刻穿过电介质膜13的触点开口中。制造铁电电容器的常规工艺流程(例如图1b中所展示)通过将钝化膜沉积在铁电电容器结构上方已解决铁电材料的氢污染问题。举例来说，参考图1b，在铁电堆叠上方形成多个钝化膜以抑制铁电材料22的氢污染。在此常规实例中，氧化铝层24形成于铁电堆叠上方(例如)达约25nm的厚度，且既充当氢阻障并充当铁电材料22与其它钝化膜之间的化学阻障。氮化硅层25通过高密度等离子体(HDP)而形成于氧化铝层24上方(例如)达约50nm的厚度，接着通过化学气相沉积(CVD)而沉积第二氮化硅膜26达足以填充HDP氮化物25中的任何间隙或薄区(即，空隙)的厚度(例如，约50nm)，且此增加总体钝化层的厚度。然而，长期可靠性测试展示包含FRAM单元的集成电路群体的某一部分保持为随时间易受去极化损坏，而不管此钝化如何。作为进一步背景，于2014年10月21日提出申请且以引用的方式并入本文中的同在申请中且共同让与的第US14/519,894号专利申请案描述FRAM单元的数据保持可靠性筛选，其中高极化电容数据状态(例如，“1”状态)的读取的参考电压电平针对正测试的每一集成电路而确定。集成电路中的若干FRAM单元编程为“1”数据状态，且接着在高温下被读取。比较故障单元的数目与通过/失败阈值以确定所述集成电路是否易受长期数据保持故障损坏。
技术实现思路
所描述实例包含一种执行对包含铁电存储器单元的集成电路的时间零筛选的方法，所述方法检测将展现经弱化数据保持的那些单元及电路。所描述实例提供可在呈晶片形式的集成电路上执行且可在不必改变铁电存储器的设计的情况下实施的此一方法。根据某些实施例，一种就潜在数据保持故障而测试集成电路(每一集成电路包含铁电存储器单元，例如呈布置成阵列的1T-1C铁电随机存取存储器(FRAM)单元的形式)的方法通过以下方式而实施：将所述集成电路的FRAM单元中的多个单元编程为第一数据状态(例如，“0”数据状态)，且接着使集成电路经受高温烘烤。接着，在高温下通过以下方式对本文档来自技高网...

【技术保护点】
一种测试包含铁电存储器单元的集成电路的方法，其包括：将多个所述铁电存储器单元编程为第一数据状态；接着在第一高温下将所述集成电路烘烤达第一选定持续时间；接着在低于所述第一高温的第二高温下将所述多个铁电存储器单元编程为第二数据状态；接着在所述第二高温下在多个参考电压中的相应一者下读取所述经编程铁电存储器单元的多个样本群组中的每一者，以确定所述多个参考电压中的每一者下的故障单元数目；依据所述多个参考电压下的所述故障单元数目而计算测试参考电压；及接着在所述第二高温下在所述测试参考电压下读取编程有所述第二数据状态的所述多个铁电存储器单元中的每一者。

【技术特征摘要】
【国外来华专利技术】2015.02.16 US 62/116,644;2015.09.18 US 14/857,8731.一种测试包含铁电存储器单元的集成电路的方法，其包括：将多个所述铁电存储器单元编程为第一数据状态；接着在第一高温下将所述集成电路烘烤达第一选定持续时间；接着在低于所述第一高温的第二高温下将所述多个铁电存储器单元编程为第二数据状态；接着在所述第二高温下在多个参考电压中的相应一者下读取所述经编程铁电存储器单元的多个样本群组中的每一者，以确定所述多个参考电压中的每一者下的故障单元数目；依据所述多个参考电压下的所述故障单元数目而计算测试参考电压；及接着在所述第二高温下在所述测试参考电压下读取编程有所述第二数据状态的所述多个铁电存储器单元中的每一者。2.根据权利要求1所述的方法，其进一步包括：在将所述多个铁电存储器单元编程为所述第二数据状态之后且在相应参考电压下读取所述经编程铁电存储器单元的所述多个样本群组之前，在所述第二高温下随所述集成电路暂停达第二选定持续时间。3.根据权利要求1所述的方法，其中在所述测试参考电压下读取所述多个铁电存储器单元中的每一者包含：将所述多个铁电存储器单元编程为所述第一数据状态；接着将所述多个铁电存储器单元编程为所述第二数据状态；及接着在所述测试参考电压下读取所述多个铁电存储器单元。4.根据权利要求3所述的方法，其中在所述测试参考电压下读取所述多个铁电存储器单元中的每一者进一步包含：在将所述多个铁电存储器单元编程为所述第二数据状态之后且在所述测试参考电压下读取所述多个经编程铁电存储器单元之前，在所述第二高温下随所述集成电路暂停达所述第二选定持续时间。5.根据权利要求1所述的方法，其中：所述第一高温为至少约85℃；所述第一选定持续时间为至少约二十分钟；所述第二高温为至少约60℃；且所述第二选定持续时间为至少约十秒。6.根据权利要求1所述的方法，其中所述计算包含：对所述多个参考电压下的所述故障单元数目进行外推以确定零故障位参考电压；及依据所述零故障位参考电压而确定所述测试参考电压。7.根据权利要求6所述的方法，其中依据所述零故障位参考电压而确定测试读取裕度包含：将裕度应用于所述零故障位参考电压。8.根据权利要求6所述的方法，其进一步包括：比较所述零故障位参考电压与阈值参考电压；及在所述测试参考电压下读取所述多个铁电存储器单元中的每一者之前且响应于所述零故障位参考电压不满足所述阈值参考电压，将所述集成电路标记为出故障。9.根据权利要求1所述的方法，其中所述第一高温为至少约85℃且所述第一选定持续时间为至少约二十分钟。10.根据权利要求1所述的方法，其中所述多个铁电存储器单元中的每一者为单晶体管单电容器1T-1C类型，且其中在所述测试读取裕度下读取所述多个铁电存储器单元中的每一者包含针对每一铁电存储器单元进行以下操作：将所述铁电存储器单元中的铁电电容器的第一板耦合到与所述铁电存储器单元相关联的位线；及比较所述位线处的电压与对应于所述测试读取裕度的参考电压。11.根据权利要求10所述的方法，其中所述第一数据状态对应于所述铁电电容器变为第一极化状态的极化，在所述第一极化状态下所述电容器在未被施加电压的情况下保持第一极性的电压；且其中所述读取进一步包含：相对于所述位线将所述铁电电容器的第二板偏置为与所述第一极性相反的第二极性的电压。12.根据权利要求1所述的方法，其中所述集成电路是单个集成电路晶片中所形成的多个类似集成...

【专利技术属性】
技术研发人员：卡尔·Z·周，约翰·A·罗德里格斯，理查德·A·贝利，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US