移位寄存器电路以及具备其的显示装置制造方法及图纸

尽量以少的元件数量，实现不发生动作不良且能够达到显示装置的高精细化的移位寄存器电路。单位电路设有作为输出控制用晶体管起作用薄膜晶体管(M5)、用于基于从前段的输出端子(48)输出的导通电平的信号预充电内部节点(VC)的薄膜晶体管(M1)、串联设于前段的输出端子(48)和本段的内部节点(VC)之间的两个薄膜晶体管(M2、M3)、设于内部节点和输出端子(48)之间的薄膜晶体管(M4)、用于下拉输出端子(48)的薄膜晶体管(M6)。薄膜晶体管(M2、M3)在下拉前段的输出端子(48)期间的一部分期间中，仅在时钟周期的四分之一期间处于导通状态。

Shift register circuit and display device having the same

With a small number of components, the shift register circuit with no fine movement and high fineness of display device can be realized. The unit circuit is arranged as output control transistor function thin film transistor (M5), based on the front for from the output terminal (48) output signal pre conduction level charging internal node (VC) thin film transistor (M1), located at the front end of the serial output terminal (48) and the internal nodes of this paragraph (VC two) between the thin film transistor (M2, M3), located at the internal nodes and the output terminal (48) between the thin film transistor (M4), an output terminal for the drop-down (48) thin film transistor (M6). A thin film transistor (M2, M3) is in a conduction state only during a part of the output terminal (48) of the pull-down front section for only 1/4 of the clock cycle.

【技术实现步骤摘要】
【国外来华专利技术】移位寄存器电路以及具备其的显示装置
本专利技术是关于移位寄存器电路以及具备其的显示装置，详细而言，用于驱动配置于显示装置的显示部的扫描信号线的移位寄存器电路。
技术介绍
近年来，液晶显示装置等显示装置中，正在发展用于驱动栅极总线(扫描信号线)的栅极驱动器(扫描信号线驱动电路)的单片化。现有技术中，大多数是栅极驱动器作为IC(IntegratedCircuit)芯片搭载于构成显示面板的基板的周边部上，近年来，基板上直接形成栅极驱动器的情况逐渐增多。这样的栅极驱动器称为“单片栅极驱动器”。具备单片栅极驱动器的显示装置中，现有技术中典型地为，将利用非晶硅(a-Si)的薄膜晶体管作为驱动元件采用。但是，近年来，利用多晶硅、微晶硅、氧化物半导体(例如，铟镓锌氧化物)等的薄膜晶体管作为驱动元件采用。尤其是，通过利用氧化物半导体的薄膜晶体管作为驱动元件采用，发展低耗电化以及高精细化。但是，有源矩阵型的显示装置的显示部形成有像素电路，所述像素电路含有多条的源极总线(视频信号线)、多条的栅极总线、分别对应这些多条源极总线和多条栅极总线的交叉点设置的多个像素形成部。上述多个像素形成部以阵列状配置而构成像本文档来自技高网...

【技术保护点】
一种移位寄存器电路，所述移位寄存器电路由用于驱动配置于显示装置的显示部的多个扫描信号线的多个段构成，其特征在于，构成各段的单位电路包含：内部节点；输出节点，其连接于对应的扫描信号线；输出控制用晶体管，其控制端子连接于所述内部节点，输出控制用时钟信号施加于第一导通端子，第二导通端子连接于所述输出节点；内部节点预充电部，其基于从与本段相比前面的段的输出节点输出的导通电平的信号，预充电所述内部节点；内部节点下拉部，其用于下拉所述内部节点；输出节点下拉部，其用于下拉所述输出节点，所述内部节点下拉部在前段的输出节点被下拉的期间的至少一部分期间，通过本段的内部节点和前段的输出节点的电性连接，下拉本段的内部...

【技术特征摘要】
【国外来华专利技术】2015.02.23 JP 2015-0329841.一种移位寄存器电路，所述移位寄存器电路由用于驱动配置于显示装置的显示部的多个扫描信号线的多个段构成，其特征在于，构成各段的单位电路包含：内部节点；输出节点，其连接于对应的扫描信号线；输出控制用晶体管，其控制端子连接于所述内部节点，输出控制用时钟信号施加于第一导通端子，第二导通端子连接于所述输出节点；内部节点预充电部，其基于从与本段相比前面的段的输出节点输出的导通电平的信号，预充电所述内部节点；内部节点下拉部，其用于下拉所述内部节点；输出节点下拉部，其用于下拉所述输出节点，所述内部节点下拉部在前段的输出节点被下拉的期间的至少一部分期间，通过本段的内部节点和前段的输出节点的电性连接，下拉本段的内部节点，经过对前段的输出控制用晶体管的第一导通端子所施加的输出控制用时钟信号变为导通电平的期间，本段的内部节点和前段的输出节点处于非电连接状态。2.如权利要求1所述的移位寄存器电路，其特征在于，所述内部节点下拉部基于四相的时钟信号所包含的相位不同的多个时钟信号，在大约时钟周期的四分之一期间中下拉所述内部节点。3.如权利要求2所述的移位寄存器电路，其特征在于，所述内部节点下拉部由串联连接于本段的内部节点和前段的输出节点之间的两个晶体管构成。4.如权利要求3所述的移位寄存器电路，其特征在于，所述内部节点下拉部作为所述两个晶体管包含：第一内部节点下拉用晶体管，其将与施加于前段的输出控制用晶体管的第一导通端子的输出控制用时钟信号相反的相位的时钟信号施加于控制端子；第二内部节点下拉用晶体管，其将与施加于前段的输出控制用晶体管的第一导通端子的输出控制用时钟信号相比相位延迟90度的时钟信号施加于控制端子。5.如权利要求4所述的移位寄存器电路，其特征在于，所述输出节点下拉部基于与所述输出控制用时钟信号相反的相位的时钟信号，在大约时钟周期的二分之一期间中下拉所述输出节点。6.如权利要求5所述的移位寄存器电路，其特征在于，所述输出节点下拉部由输出节点下拉用晶体管构成，所述输出节点下拉用晶体管将与所述输出控制用时钟信号相反的相位的时钟信号施加于控制端子，第一导通端子连接于所述输出节点，所述输出控制用时钟信号施加于第二导通端子。7.如权利要求1所述的移位寄存器电路，其特征在于，构成各段的单位电路还包括第三内部节点下拉用晶体管，所述第三内部节点下拉用晶体管将第一导通端子连接于所述内部节点，第二导通端子连接于所述输出节点...

【专利技术属性】
技术研发人员：小川康行，山本熏，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本,JP