用于控制混合存储系统的运行的电路和方法技术方案

本申请公开了一种用于控制包含不同类型存储器的存储系统的运行的电路。所述电路包括具有第一类型存储元件和第一访问时间的第一存储器(208)；具有第二类型存储元件和第二访问时间的第二存储器(212)，其中第二类型存储元件与第一类型存储元件的类型不同；使得能够对第一存储器(208)和第二存储器(212)进行访问的存储器控制电路(203)；被耦接到第二存储器的延迟缓冲器(214)，所述延迟缓冲器用于补偿第一访问时间和第二访问时间的时间差；以及用于合并第一存储器的输出与经过延迟的第二存储器的输出来产生依序的输出数据的电路(216)。本申请同时还公开了一种控制存储系统运行的方法(图7)。

Circuit and method for controlling the operation of a hybrid storage system

A circuit for controlling the operation of a storage system including different types of memory is disclosed. The circuit includes a first memory having a first type of memory element and the first access time (208); second memory has second types of memory elements and second access time (212), in which the type second type memory element and the first type memory element is different; enables the first memory and the second memory (208) (212) memory access control circuit (203) is coupled to the second; delay buffer memory (214), the delay buffer is used to compensate the first access time and access time second time difference; and after the output of the second memory latency to generate output data sequence according to a circuit for the combined output of the first memory (216). The present application also discloses a method for controlling the operation of a storage system (Fig. 7).

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术主要涉及集成电路器件，尤其是涉及用于控制包含不同类型存储器的存储系统的运行的电路和方法。
技术介绍
数据中心在世界任何地方的多种计算设备之间协调地提供存储、社交网络、游戏、网络搜索和许多其他服务，并且它们的规模和提供的服务的绝对多样性与日俱增。几项关键因素促使了这种增长，其中包括现在被抓取和交换的不定的数据量的爆发。在实施数据中心的过程中，一项需要面对的基本挑战是处理和存储不断增长的数据量。用来存储用于不同目的的大量数据的数据中心正在许多工业领域中变得非常重要，当存储和处理不断增长的数据量时，数据中心聚焦的是优化的运行方式。固态硬盘(SSD)正快速地得到普及，因为它们在存储架构(storagehierarchy)中提供了额外的一层，它相比较硬盘驱动器而言同时拥有更高的性能(例如，每秒内的数据输入输出次数(IOPS))和更少的访问延迟，相比较标准动态随机存取存储器(DRAM)而言拥有更高的存储密度、更低的成本和更低的功耗。然而，它们较高的访问延迟使得SSD不能与标准DRAM合并使用，因为多核处理器无法在不牺牲性能的前提下应对高访问延迟。因此，用于控制存储系统运行的优化电路会本文档来自技高网...

【技术保护点】
一种用于控制包含不同类型存储器的存储系统运行的电路，其特征在于，所述电路包括：具有第一类型存储元件和第一访问时间的第一存储器；具有第二类型存储元件和第二访问时间的第二存储器，其中所述第二类型存储元件与所述第一类型存储元件的类型不同；存储器控制电路，其使得能够访问所述第一存储器和所述第二存储器；延迟缓冲器，其被耦接到所述第二存储器以用于补偿所述第一访问时间和所述第二访问时间之间的时间差；以及用于合并所述第一存储器的输出数据与经过延迟的所述第二存储器的输出数据以产生依序的输出数据的电路。

【技术特征摘要】
【国外来华专利技术】2015.01.28 US 14/607,9781.一种用于控制包含不同类型存储器的存储系统运行的电路，其特征在于，所述电路包括：具有第一类型存储元件和第一访问时间的第一存储器；具有第二类型存储元件和第二访问时间的第二存储器，其中所述第二类型存储元件与所述第一类型存储元件的类型不同；存储器控制电路，其使得能够访问所述第一存储器和所述第二存储器；延迟缓冲器，其被耦接到所述第二存储器以用于补偿所述第一访问时间和所述第二访问时间之间的时间差；以及用于合并所述第一存储器的输出数据与经过延迟的所述第二存储器的输出数据以产生依序的输出数据的电路。2.根据权利要求1所述的电路，其特征在于，所述存储器控制电路包括与所述第一存储器相关联的第一存储器控制器，与所述第二存储器相关联的第二存储器控制器以及被耦接到所述第一存储器控制器和所述第二存储器控制器的存储器选择电路，所述存储器选择电路使得能够访问所述第一存储器和所述第二存储器中期望的存储器。3.根据权利要求1或2所述的电路，其特征在于，所述第一存储器包括SSD存储器，所述第二存储器包括DRAM。4.根据权利要求1-3中任一项所述的电路，其特征在于，所述延迟缓冲器包括PLD上的RAM块，所述RAM块通过在预定的延迟期间缓冲数据来补偿所述第一访问时间和所述第二访问时间之间的时间差。5.根据权利要求4所述的电路，其特征在于，在所述预定的延迟之后，数据被从所述RAM块中被读出。6.根据权利要求4或5所述的电路，其特征在于，所述PLD被耦接以接收配置比特，并且所述RAM块通过使用可编程互连元件而与所述第二存储器耦接，所述可编程互连元件通过所述配置比特被编程。7.根据权利要求1-6中任一项所述的电路，其特征在于，所述第一存储器包括非易失性存储器，所述第二存储器包括易失性存储器。8.根据权利要求1-7...

【专利技术属性】
技术研发人员：M·伯洛特，L·刘，K·A·维瑟斯，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US