降压斩波电路制造技术

本发明专利技术提供一种降压斩波电路，其收纳开关元件电路的第一半导体封装体的多个第一安装部彼此之间的间隔与收纳防回流二极管电路的第二半导体封装体的多个第二安装部彼此之间的间隔不同。

buck chopper

The invention provides a buck chopper circuit, between a plurality of second installation portion of the first semiconductor package containing the switch element circuit of the first installation of the Department of the distance between each other and a second semiconductor package containing anti reflux diode circuit with each other in different intervals.

【技术实现步骤摘要】
降压斩波电路
该专利技术涉及降压斩波电路，特别涉及包括开关元件电路和防回流二极管电路的降压斩波电路。
技术介绍
目前，已知有包括开关元件电路和防回流二极管电路的降压斩波电路。在日本特开2010－239770号公报中公开有这样的降压斩波电路。在日本特开2010－239770号公报中公开有包括开关和防止电流的回流的二极管的DC/DC转换器。该DC/DC转换器中，使来自旋转电机的再生电力的电压降压，并且将降压后的电压施加于电源。此外，在DC/DC转换器设置有电容器和控制电路，控制电路通过控制开关的导通断开的期间(工作状态，duty)，来控制电容的充放电量，从而使电压降压。此外，二极管配置成防止对旋转电机的电流的回流。此外，目前，在这样的DC/DC转换器中，开关和防止电流的回流的二极管收纳在同一封装体中。但是，在开关(开关元件电路)和防止电流的回流的二极管(防回流二极管电路)收纳在同一封装体的现有的构造中，在开关元件电路和防回流二极管电路中的任一者发生了故障的情况下，对每个封装体都要进行更换。因此，存在与发生了故障的元件一起将没有发生故障的元件也更换了的不良情况。因此，在日本特开2010－239770号公报记载的DC/DC转换器(降压斩波电路)中，存在不需要更换的开关元件电路或者防回流二极管电路也被更换的问题点。
技术实现思路
本专利技术是为了解决上述那样的课题而完成的，本专利技术的一个目的是提供一种能够抑制对不需要更换的开关元件电路或者防回流二极管电路进行了更换的降压斩波电路。为了达成上述目的，本专利技术的一个方案的降压斩波电路，包括：电抗器；经由电抗器与电容器电路的两端连接的防回流二极管电路；在防回流二极管电路的两端之间与直流输出电路串联连接的开关元件电路；收纳开关元件电路的第一半导体封装体；独立于第一半导体封装体设置的、收纳防回流二极管电路的第二半导体封装体，第一半导体封装体包括用于将第一半导体封装体可拆装地安装于降压斩波电路主体部的多个第一安装部，并且第二半导体封装体包括用于将第二半导体封装体可拆装地安装于降压斩波电路主体部的多个第二安装部，多个第一安装部彼此之间的间隔与多个第二安装部彼此之间的间隔不同。其中，“电路”一般指以没有终端的方式连接导体而成的电路，但是本说明书中，将“电路”记载为意思是还包括有终端的情况的“电流的通路”的广义概念。在本专利技术的一个方案的降压斩波电路中，如上述，在降压斩波电路设置有收纳开关元件电路的第一半导体封装体和独立于第一半导体封装体设置的、收纳防回流二极管电路的第二半导体封装体。由此，在开关元件电路或者防回流二极管电路中的任一者发生了故障的情况下，能够仅更换收纳发生了故障的开关元件电路的第一半导体封装体或者仅更换收纳发生了故障的防回流二极管电路的第二半导体封装体，由此能够抑制对不需要更换的开关元件电路或者防回流二极管电路进行的更换。而且，在该情况下，能够抑制更换成本增大与抑制对不需要更换的开关元件电路或者防回流二极管电路进行更换的情况相应的量。此外，通过第一半导体封装体和第二半导体封装体构成为多个第一安装部彼此之间的间隔与多个第二安装部彼此之间的间隔不同，在用于安装第一半导体封装体(第二半导体封装体)的部位不能安装第二半导体封装体(第一半导体封装体)。由此，在更换第一半导体封装体或者第二半导体封装体时，能够抑制将第一半导体封装体与第二半导体封装体错误地更换的情况。此外，在生产降压斩波电路时，能够抑制将第一半导体封装体与第二半导体封装体错误地安装的情况，因此能够提高降压斩波电路的生产性(生产效率)。在上述一个方案的降压斩波电路中，优选第一半导体封装体和第二半导体封装体形成为彼此不同的形状。如果这样构成，则与第一半导体封装体和第二半导体封装体形成为相同的形状的情况不同，在更换第一半导体封装体或者第二半导体封装体时，能够抑制将第一半导体封装体与第二半导体封装体错误地更换的情况。此外，在生产降压斩波电路时，能够抑制将第一半导体封装体与第二半导体封装体错误地安装的情况，因此能够提高降压斩波电路的生产性(生产效率)。在上述一个方案的降压斩波电路中，优选防回流二极管电路包括由宽禁带半导体构成的防回流二极管。如果这样构成，则通过使用由宽禁带半导体构成的防回流二极管，与使用由一般的硅半导体构成的二极管的情况相比，能够降低状态变化的瞬态响应的电力损耗(反向恢复损耗)。其结果是，能够降低使降压斩波电路驱动时的电力损耗。在上述一个方案的降压斩波电路中，优选开关元件电路由宽禁带半导体构成。如果这样构成，则通过使用由宽禁带半导体构成的开关元件电路，与使用由一般的硅半导体构成的开关元件电路的情况相比，能够降低开关损失。其结果是，能够降低使降压斩波电路驱动时的电力损耗。在上述一个方案的降压斩波电路中，优选防回流二极管电路包括彼此串联连接的第一防回流二极管和第二防回流二极管，开关元件电路包括与第一防回流二极管串联连接的第一开关元件电路和与第二防回流二极管串联连接的第二开关元件电路，直流输出电路包括彼此串联连接的第一直流输出电路和第二直流输出电路，第一半导体封装体包括收纳第一开关元件电路的一个第一半导体封装体和独立于一个第一半导体封装体设置的、收纳第二开关元件电路的另一个第一半导体封装体，第二半导体封装体包括收纳第一防回流二极管的一个第二半导体封装体和独立于一个第二半导体封装体设置的、收纳第二防回流二极管的另一个第二半导体封装体。如果这样构成，则能够将降压斩波电路构成为三级降压斩波电路，并且在第一开关元件电路、第二开关元件电路、第一防回流二极管和第二防回流二极管中的任意元件发生了故障的情况下，能够抑制对其他不需要更换的元件进行更换。在上述一个方案的降压斩波电路中，优选防回流二极管电路包括彼此串联连接的第一防回流二极管和第二防回流二极管，开关元件电路包括与第一防回流二极管串联连接的第一开关元件电路和与第二防回流二极管串联连接的第二开关元件电路，直流输出电路包括彼此串联连接的第一直流输出电路和第二直流输出电路，第一开关元件电路和第二开关元件电路一起被收纳在第一半导体封装体中，或者第一防回流二极管和第二防回流二极管一起被收纳在第二半导体封装体。此处，第一防回流二极管和第二防回流二极管相比于包括与控制电路连接的构成为有源元件的开关元件的第一开关元件电路和第二开关元件电路，发生故障可能性低。此外，存在第一开关元件电路和第二开关元件电路的一个电路的开关元件发生故障时另一个电路的开关元件也发生故障的情况。着眼于该点，本专利技术中，第一开关元件电路和第二开关元件电路一起被收纳在第一半导体封装体中，或者，第一防回流二极管和第二防回流二极管一起被收纳在第二半导体封装体中。由此，在第一防回流二极管和第二防回流二极管一起被收纳在第二半导体封装体的情况下，能够降低与发生故障可能性低的情况相应的第二半导体封装体的更换作业次数。此外，在第一开关元件电路和第二开关元件电路一起被收纳在第一半导体封装体的情况下，能够抑制与下述情况相应的对不需要更换的开关元件进行的更换，即，第一开关元件电路和第二开关元件电路同时发生故障的可能性高的情况。而且，通过在第一半导体封装体或者第二半导体封装体收纳多个元件，能够抑制封装体的数量增加，从而能够抑制降压斩波电路的大型本文档来自技高网...

【技术保护点】
一种降压斩波电路，其特征在于，包括：电抗器；经由所述电抗器与电容器电路的两端连接的防回流二极管电路；在所述防回流二极管电路的两端之间与直流输出电路串联连接的开关元件电路；收纳所述开关元件电路的第一半导体封装体；独立于所述第一半导体封装体设置的、收纳所述防回流二极管电路的第二半导体封装体，所述第一半导体封装体包括用于将所述第一半导体封装体可拆装地安装于降压斩波电路主体部的多个第一安装部，并且所述第二半导体封装体包括用于将所述第二半导体封装体可拆装地安装于所述降压斩波电路主体部的多个第二安装部，所述多个第一安装部彼此之间的间隔与所述多个第二安装部彼此之间的间隔不同。

【技术特征摘要】
2016.03.14 JP 2016-0497651.一种降压斩波电路，其特征在于，包括：电抗器；经由所述电抗器与电容器电路的两端连接的防回流二极管电路；在所述防回流二极管电路的两端之间与直流输出电路串联连接的开关元件电路；收纳所述开关元件电路的第一半导体封装体；独立于所述第一半导体封装体设置的、收纳所述防回流二极管电路的第二半导体封装体，所述第一半导体封装体包括用于将所述第一半导体封装体可拆装地安装于降压斩波电路主体部的多个第一安装部，并且所述第二半导体封装体包括用于将所述第二半导体封装体可拆装地安装于所述降压斩波电路主体部的多个第二安装部，所述多个第一安装部彼此之间的间隔与所述多个第二安装部彼此之间的间隔不同。2.如权利要求1所述的降压斩波电路，其特征在于：所述第一半导体封装体和所述第二半导体封装体形成为彼此不同的形状。3.如权利要求1所述的降压斩波电路，其特征在于：所述防回流二极管电路包括由宽禁带半导体构成的防回流二极管。4.如权利要求1所述的降压斩波电路，其特征在于：所述开关元件电路包括宽禁带半导体。5.如权利要求1～4中任一项所述的降压斩波电路，其特征在于：所述防回流二极管电路包括彼此串联连接的第一防回流二极管和第二防回流二极管，所述开关元件电路包括与所述第一防回流二极管串联连接的第一开关元件电路和与所述第二防回流二极管串联连接的第二开关元件电路，所述直流输出电路包括彼此串联连接的第一直流输出电路和第二直流输出电路，所述第一半导体封装体包括收纳...

【专利技术属性】
技术研发人员：彦根修，窪内源宜，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP