降低示波器外触发波形抖动的系统、数字芯片和示波器技术方案

本实用新型专利技术公开了降低示波器外触发波形抖动的系统、数字芯片和示波器，其中，所述系统包括外触发通道、比较模块和触发控制模块。在选择外触发通道进行触发时，通过比较模块将外触发通道输出的信号与比较电平比较，将外触发通道输出的信号转换为高低电平的外触发信号；由触发控制模块产生一个频率为系统时钟频率的K倍的外触发时钟；根据所述外触发时钟和外触发信号，生成外触发脉冲信号；K大于1。由于外触发时钟的频率比系统时钟频率高，使得示波器采样率变高，降低了波形的抖动，提高了波形采集的稳定性。

System for reducing wave jitter triggered by oscillograph, digital chip and oscillograph

The utility model discloses a system, a digital chip and an oscilloscope for reducing the waveform jitter triggered by an oscilloscope, wherein the system comprises an external triggering channel, a comparison module and a triggering control module. In the selection of trigger trigger channel, by comparing the external trigger module will be compared with the signal level output channels, will trigger signal conversion channel output level for the trigger signal; K times by the trigger control module generates a frequency of the clock frequency of system clock and clock trigger trigger; according to the trigger signal, generating trigger pulse signal K is greater than 1. Because the frequency of the external triggering clock is higher than the system clock frequency, the sampling rate of the oscilloscope is increased, the jitter of the waveform is reduced, and the stability of the waveform acquisition is improved.

【技术实现步骤摘要】
降低示波器外触发波形抖动的系统、数字芯片和示波器
本技术涉及示波器领域，具体涉及一种降低示波器外触发波形抖动的系统、数字芯片和示波器。
技术介绍
在进行现代电子设计时，工程师在关注其设计中的电子信号时，经常会出现所需要观测的信号波形数目超过示波器模拟通道个数的情况，因而需要将示波器的触发通道选择为外触发通道(与模拟通道相比，外触发通道输入的波形不能在示波器上显示)。外触发功能属于模拟触发，在使用外触发通道产生的触发信号控制波形采集时，降低外触发通道所带来的波形抖动，提高波形采集的稳定性是非常重要的。现有技术方案中首先将待测信号同时输出到模拟通道及外触发通道。外触发通道输入端输入的待测信号经过放大耦合电路送到外触发模拟比较器后送给数字芯片。数字芯片采用其内部的锁相环从来自模数转换器(ADC)的随路时钟中恢复出系统时钟，用以产生触发脉冲。该触发脉冲送到外部的外触发脉冲扩展电路中进行线性展宽后送回到数字芯片中。数字芯片使用自身工作的系统时钟对线性展宽后的脉冲进行统计，将统计值转换为触发校正值。假设模数转换器ADC的采样率为Fc，数字芯片的系统时钟周期为T，则数字芯片每个系统时钟需要处理的并行数据的个数为M＝Fc×T。且外触发脉冲扩展电路能够支持在任何环境下均线性扩展的倍数是固定的，假定为N倍。则可知该扩展电路的分辨率R(每个脉冲统计周期所能表示的采样点的数目)为R＝M÷N＝Fc×T÷N。从公式可知，当Fc越高时，R越大，也就是说单位时间的点数越多，即分辨率越粗糙，所带来的波形抖动越大。因此，现有技术有待改进和提高。
技术实现思路
本申请提供一种降低示波器外触发波形抖动的系统、数字芯片和示波器，通过产生一个频率为系统时钟频率的K倍的外触发时钟，根据所述外触发时钟产生外触发脉冲信号，以提高示波器采样率，从而降低了波形的抖动，提高了波形采集的稳定性。根据本技术的第一方面，本技术提供一种降低示波器外触发波形抖动的系统，包括：外触发通道，用于接收待测信号；比较模块，用于将外触发通道输出的信号与比较电平比较，将外触发通道输出的信号转换为高低电平的外触发信号；触发控制模块，用于产生一个频率为系统时钟频率的K倍的外触发时钟；根据所述外触发时钟和外触发信号，生成外触发脉冲信号；K大于1；所述外触发通道的输出端通过比较模块连接触发控制模块。所述的降低示波器外触发波形抖动的系统，其中，所述系统还包括与所述触发控制模块连接的外触发脉冲扩展电路，用于对所述外触发脉冲信号进行线性展宽。所述的降低示波器外触发波形抖动的系统，其中，所述触发控制模块包括：锁相环，用于从待测信号的随路时钟中恢复出系统时钟，并产生一个频率为所述系统时钟频率的K倍的外触发时钟；外触发脉冲生成单元，用于根据所述外触发时钟和外触发信号，生成外触发脉冲信号以控制波形采集；时间片检测单元，用于根据所述外触发时钟将系统时钟周期分为K个时间片，并检测出所述外触发脉冲信号的发生时间所处的时间片；扩展脉冲宽度统计单元，用于统计线性展宽后的外触发脉冲信号的宽度，结合外触发脉冲信号所处的时间片得到触发校正值，以对采集波形进行位置校正；所述锁相环的外触发时钟输出端连接外触发脉冲生成单元的第一输入端、时间片检测单元的第一输入端和扩展脉冲宽度统计单元的第一输入端；所述外触发脉冲生成单元的第二输入端连接比较模块的输出端，所述外触发脉冲生成单元的输出端连接外触发脉冲扩展电路的输入端和时间片检测单元的第二输入端，所述时间片检测单元的输出端连接扩展脉冲宽度统计单元的第二输入端，所述外触发脉冲扩展电路的输出端连接扩展脉冲宽度统计单元的第三输入端。所述的降低示波器外触发波形抖动的系统，其中，所述系统还包括串接在外触发通道和比较模块之间的外触发通道放大耦合电路，用于对外触发通道输出的信号进行增益控制及交流、直流耦合。所述的降低示波器外触发波形抖动的系统，其中，所述系统还包括：模拟通道，用于接收所述待测信号；波形通道放大及耦合电路，用于对模拟通道输出的信号进行增益控制及交流、直流耦合；模数转换器，用于将模拟波形信号转换为数字波形信号；所述模拟通道的输出端通过波形通道放大及耦合电路连接模数转换器的输入端，所述模数转换器的输出端连接锁相环。所述的降低示波器外触发波形抖动的系统，其中，所述触发控制模块还包括：ADC接口；降采样及存储模块，用于对ADC接口输出的并行数据流进行降采样和/或存储；ADC接口的输入端连接模数转换器的输出端，ADC接口的输出端连接降采样及存储模块，所述降采样及存储模块还连接锁相环的系统时钟输出端。所述的降低示波器外触发波形抖动的系统，其中，所述触发控制模块包括数字芯片。根据本技术的第二方面，本技术提供一种数字芯片，包括：锁相环，用于从示波器待测信号的随路时钟中恢复出系统时钟，并产生一个频率为所述系统时钟频率的K倍的外触发时钟；外触发脉冲生成单元，用于接收外部输入的外触发信号，根据所述外触发信号和外触发时钟生成外触发脉冲信号以控制波形采集；时间片检测单元，用于根据所述外触发时钟将系统时钟周期分为K个时间片，并检测出所述外触发脉冲信号的发生时间所处的时间片；扩展脉冲宽度统计单元，用于接收线性展宽后的外触发脉冲信号，并统计线性展宽后的外触发脉冲信号的宽度，结合外触发脉冲信号所处的时间片得到触发校正值，以对采集波形进行位置校正；所述锁相环的外触发时钟输出端连接外触发脉冲生成单元、时间片检测单元和扩展脉冲宽度统计单元；所述外触发脉冲生成单元通过时间片检测单元连接扩展脉冲宽度统计单元。所述的数字芯片，其中，所述数字芯片还包括：ADC接口；降采样及存储模块，用于对ADC接口输出的并行数据流进行降采样和/或存储；ADC接口的输出端连接降采样及存储模块，所述降采样及存储模块还连接锁相环的系统时钟输出端。根据本技术的第三方面，本技术提供一种示波器，包括如上所述的降低示波器外触发波形抖动的系统，或者，包括如上所述的数字芯片。本技术的有益效果：本技术选择外触发通道进行触发时，通过比较模块将外触发通道输出的信号与比较电平比较，将外触发通道输出的信号转换为高低电平的外触发信号；由触发控制模块产生一个频率为系统时钟频率的K倍的外触发时钟；根据所述外触发时钟和外触发信号，生成外触发脉冲信号；K大于1。由于外触发时钟的频率比系统时钟频率高，使得示波器采样率变高，降低了波形的抖动，提高了波形采集的稳定性。附图说明图1为本技术提供的降低示波器外触发波形抖动的系统的结构框图；图2为本技术提供的降低示波器外触发波形抖动的系统中，系统时钟、外触发时钟、外触发信号以及展宽后的外触发信号的波形示意图；图3为本技术提供的数字芯片的结构框图。具体实施方式下面通过具体实施方式结合附图对本技术作进一步详细说明。在本技术实施例中，通过提供一种示波器，其包括降低示波器外触发波形抖动的系统，所述系统通过数字芯片内部的锁相环多产生一个外触发时钟Fe，该外触发时钟Fe的频率为系统时钟的K倍，K大于1，采用该外触发时钟Fe来产生外触发脉冲信号及扩展脉冲宽度的统计，并记录外触发脉冲信号所在系统时钟周期的时间片位置，将二者结合起来，得到触发校正值。等待该帧数据采集完毕之后，利用触发校正值本文档来自技高网...

【技术保护点】
一种降低示波器外触发波形抖动的系统,其特征在于，包括：外触发通道，用于接收待测信号；比较模块，用于将外触发通道输出的信号与比较电平比较，将外触发通道输出的信号转换为高低电平的外触发信号；触发控制模块，用于产生一个频率为系统时钟频率的K倍的外触发时钟；根据所述外触发时钟和外触发信号，生成外触发脉冲信号；K大于1；所述外触发通道的输出端通过比较模块连接触发控制模块。

【技术特征摘要】
1.一种降低示波器外触发波形抖动的系统,其特征在于，包括：外触发通道，用于接收待测信号；比较模块，用于将外触发通道输出的信号与比较电平比较，将外触发通道输出的信号转换为高低电平的外触发信号；触发控制模块，用于产生一个频率为系统时钟频率的K倍的外触发时钟；根据所述外触发时钟和外触发信号，生成外触发脉冲信号；K大于1；所述外触发通道的输出端通过比较模块连接触发控制模块。2.如权利要求1所述的降低示波器外触发波形抖动的系统，其特征在于，所述系统还包括与所述触发控制模块连接的外触发脉冲扩展电路，用于对所述外触发脉冲信号进行线性展宽。3.如权利要求2所述的降低示波器外触发波形抖动的系统，其特征在于，所述触发控制模块包括：锁相环，用于从待测信号的随路时钟中恢复出系统时钟，并产生一个频率为所述系统时钟频率的K倍的外触发时钟；外触发脉冲生成单元，用于根据所述外触发时钟和外触发信号，生成外触发脉冲信号以控制波形采集；时间片检测单元，用于根据所述外触发时钟将系统时钟周期分为K个时间片，并检测出所述外触发脉冲信号的发生时间所处的时间片；扩展脉冲宽度统计单元，用于统计线性展宽后的外触发脉冲信号的宽度，结合外触发脉冲信号所处的时间片得到触发校正值，以对采集波形进行位置校正；所述锁相环的外触发时钟输出端连接外触发脉冲生成单元的第一输入端、时间片检测单元的第一输入端和扩展脉冲宽度统计单元的第一输入端；所述外触发脉冲生成单元的第二输入端连接比较模块的输出端，所述外触发脉冲生成单元的输出端连接外触发脉冲扩展电路的输入端和时间片检测单元的第二输入端，所述时间片检测单元的输出端连接扩展脉冲宽度统计单元的第二输入端，所述外触发脉冲扩展电路的输出端连接扩展脉冲宽度统计单元的第三输入端。4.如权利要求2或3所述的降低示波器外触发波形抖动的系统，其特征在于，所述系统还包括串接在外触发通道和比较模块之间的外触发通道放大耦合电路，用于对外触发通道输出的信号进行增益控制及交流、直流耦合。5.如权利要求3所述的降低示波器外触发波形抖动的系统，其特征在于，所述系统还包括...

【专利技术属性】
技术研发人员：李振军，王永添，郑文明，
申请(专利权)人：深圳市鼎阳科技有限公司，
类型：新型
国别省市：广东,44