串行外设接口SPI的传输控制方法、装置及系统制造方法及图纸

本发明专利技术公开了一种串行外设接口SPI的传输控制方法、装置及系统，其中，该方法包括：为单个SPI控制器配置可编程器件；通过配置的该可编程器件对多片SPI Flash的传输进行控制，解决了相关技术中需要多个SPI控制器控制多片SPI Flash的问题，节省了CPU的占用，提高了访问速度。

【技术实现步骤摘要】
串行外设接口SPI的传输控制方法、装置及系统
本专利技术涉及智能交通
，具体而言，涉及一种串行外设接口SPI的传输控制方法、装置及系统。
技术介绍
串行外设接口(SerialPeripheralInterfaceMaster，简称为SPI)Flash因其使用方便，易于连接，管脚较少等特点，在嵌入式系统中应用比较多。但是因为其使用串行传输数据，受限于可工作的时钟的频率范围，传输较慢。并且单片Flash的擦除和写入速度也会成为系统瓶颈。针对相关技术中需要多个SPI控制器控制多片SPIFlash的问题，还未提出有效的解决方案。
技术实现思路
本专利技术提供了一种SPI的传输控制方法及装置，以至少解决相关技术中需要多个SPI控制器控制多片SPIFlash的问题。根据本专利技术的一个方面，提供了一种SPI的传输控制方法，包括：为单个SPI控制器配置可编程器件；通过配置的所述可编程器件对多片SPIFlash的传输进行控制。进一步地，通过配置的所述可编程器件对所述多片SPIFlash的传输进行控制包括：通过所述可编程器件将所述SPI控制器的输出时钟CLK进行分频，产生多个相位不同的时钟分别传入所述多片SPIFlash访问所述多片SPIFlash。进一步地，通过配置的所述可编程器件对所述多片SPIFlash的传输进行控制包括：通过配置的所述可编程器件对所述多片SPIFlash的写操作和读操作进行控制；其中，所述写操作为，通过将待写入数据依次输出到所述SPI控制器的输出MOSI，分别连接到所述多片SPIFlash的输出MOSI，其中，所述多片SPIFlash在各自分频后的时钟CLK的驱动下采样MOSI上的信号，作为所述多片SPIFlash的输入数据；所述读操作为，将所述多片SPIFlash返回的数据还原为能够解析的数据。进一步地，将所述多片SPIFlash返回的数据还原为能够解析的数据包括：在数据传输阶段，通过所述可编程器件将所述多片SPIFlash的输出合成为一路所述SPI控制器的输入MISO，其中，所述可编程器件在所述SPI控制器的输出时钟CLK的上升沿分别对所述多片SPIFlash的输出依次采样，所述多片SPIFlash的输出为所述多片SPIFlash根据配置模式的不同，在分频后的CLK的上升沿或下降沿发送的数据。进一步地，所述可编程器件为逻辑可编程器件(ComplexProgrammableLogicDevice，简称为CPLD)和现场可编程门阵列(Field－ProgrammableGateArray，简称为FPGA)。根据本专利技术的另一方面，提供了一种串行外设接口SPI的传输控制装置，包括：配置模块，用于为单个SPI控制器配置可编程器件；控制模块，用于通过配置的所述可编程器件对多片SPIFlash的传输进行控制。进一步地，所述控制模块包括：访问单元，用于通过所述可编程器件将所述SPI控制器的输出时钟CLK进行分频，产生多个相位不同的时钟分别传入所述多片SPIFlash访问所述多片SPIFlash。根据本专利技术的另一方面，还提供了一种串行外设接口SPI的传输控制系统，包括：一个SPI控制器、可编程器件和多片SPIFlash，其中，所述SPI控制器与所述可编程器件连接；所述可编程器件分别与所述多片SPIFlash连接，用于通过所述可编程器件对所述多片SPIFlash的数据传输进行控制。进一步地，所述SPI控制器的时钟信号CLK，输入MISO，输出的片选SS经所述可编程器件处理后，分别与所述多片SPIFlash连接；所述SPI控制器的输出MOSI直接输出到所述多片SPIFlash。进一步地，所述可编程器件为逻辑可编程器件CPLD和现场可编程门阵列FPGA。通过本专利技术，采用为单个SPI控制器配置可编程器件；通过配置的所述可编程器件对多片SPIFlash的传输进行控制，解决了相关技术中需要多个SPI控制器控制多片SPIFlash的问题，节省了CPU的占用，提高了访问速度。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是根据本专利技术实施例的串行外设接口SPI的传输控制方法的流程图；图2是根据本专利技术实施例的串行外设接口SPI的传输控制装置的框图；图3是根据本专利技术优选实施例的串行外设接口SPI的传输控制装置的框图一；图4是根据本专利技术实施例的SPI访问控制系统连接的框图；图5是根据本专利技术实施例的SPI访问控制方法的流程图；图6是根据本专利技术实施例的单片SPI连接两片SPIFlash的时序示意图；图7是根据本专利技术实施例的单片SPI连接四片SPIFlash的时序示意图。具体实施方式下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本专利技术实施例提供了一种串行外设接口SPI的传输控制方法，图1是根据本专利技术实施例的串行外设接口SPI的传输控制方法的流程图，如图1所示，包括：步骤S102，为单个SPI控制器配置可编程器件；步骤S104，通过配置的该可编程器件对多片SPIFlash的传输进行控制。通过上述步骤，为单个SPI控制器配置可编程器件；通过配置的该可编程器件对多片SPIFlash的传输进行控制，解决了相关技术中需要多个SPI控制器控制多片SPIFlash的问题，节省了CPU的占用，提高了访问速度。在一个可选的实施例中，通过配置的该可编程器件对该多片SPIFlash的传输进行控制可以包括：通过该可编程器件将该SPI控制器的输出时钟CLK进行分频，产生多个相位不同的时钟分别传入该多片SPIFlash访问该多片SPIFlash。在另一个可选的实施例中，通过配置的该可编程器件对该多片SPIFlash的传输进行控制可以包括：通过配置的该可编程器件对该多片SPIFlash的写操作和读操作进行控制；其中，该写操作为，通过将待写入数据依次输出到该SPI控制器的输出MOSI，分别连接到该多片SPIFlash的输出MOSI，其中，该多片SPIFlash在各自分频后的时钟CLK的驱动下采样MOSI上的信号，作为该多片SPIFlash的输入数据；该读操作为，将该多片SPIFlash返回的数据还原为能够解析的数据。进一步地，将该多片SPIFlash返回的数据还原为能够解析的数据可以包括：在数据传输阶段，通过该可编程器件将该多片SPIFlash的输出合成为一路该SPI控制器的输入MISO，其中，该可编程器件在该SPI控制器的输出时钟CLK的上升沿分别对该多片SPIFlash的输出依次采样，该多片SPIFlash的输出为该多片SPIFlash根据配置模式的不同，在分频后的CLK的上升沿或下降沿发送的数据。进一步地，该可编程器件可以为逻辑可编程器件CPLD和现场可编程门阵列FPGA。本专利技术实施例提供了一种串行外设接口SPI的传输控制装置，图2是根据本专利技术实施例的串行外设接口SPI的传输控制装置的框图，如图2所示，包括：配置模块22，用于为单个SPI控制器配置可编程器件；控制模块24，用于通过配置的该可编程器件对多片SPIFlash的传输进行控制。图3是根据本专利技术优选实施例的本文档来自技高网...

【技术保护点】
一种串行外设接口SPI的传输控制方法，其特征在于，包括：为单个SPI控制器配置可编程器件；通过配置的所述可编程器件对多片SPI Flash的传输进行控制。

【技术特征摘要】
1.一种串行外设接口SPI的传输控制方法，其特征在于，包括：为单个SPI控制器配置可编程器件；通过配置的所述可编程器件对多片SPIFlash的传输进行控制。2.根据权利要求1所述的方法，其特征在于，通过配置的所述可编程器件对所述多片SPIFlash的传输进行控制包括：通过所述可编程器件将所述SPI控制器的输出时钟CLK进行分频，产生多个相位不同的时钟分别传入所述多片SPIFlash访问所述多片SPIFlash。3.根据权利要求2所述的方法，其特征在于，通过配置的所述可编程器件对所述多片SPIFlash的传输进行控制包括：通过配置的所述可编程器件对所述多片SPIFlash的写操作和读操作进行控制；其中，所述写操作为，通过将待写入数据依次输出到所述SPI控制器的输出MOSI，分别连接到所述多片SPIFlash的输出MOSI，其中，所述多片SPIFlash在各自分频后的时钟CLK的驱动下采样MOSI上的信号，作为所述多片SPIFlash的输入数据；所述读操作为，将所述多片SPIFlash返回的数据还原为能够解析的数据。4.根据权利要求3所述的方法，其特征在于，将所述多片SPIFlash返回的数据还原为能够解析的数据包括：在数据传输阶段，通过所述可编程器件将所述多片SPIFlash的输出合成为一路所述SPI控制器的输入MISO，其中，所述可编程器件在所述SPI控制器的输出时钟CLK的上升沿分别对所述多片SPIFlash的输出依次采样，所述多片...

【专利技术属性】
技术研发人员：刘佳妮，周武，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东,44