用于大整数运算的向量指令的装置和方法制造方法及图纸
【技术实现步骤摘要】
用于大整数运算的向量指令的装置和方法本专利技术专利申请是国际申请号为PCT/US2011/067165，国际申请日为2011年12月23日，进入中国国家阶段的申请号为201180075776.4，名称为“用于大整数运算的向量指令的装置和方法”的专利技术专利申请的分案申请。背景
本专利技术一般地涉及计算科学，更具体地涉及用于大整数运算的向量指令的装置和方法。
技术介绍
图1示出了在半导体芯片上用逻辑电路实现的处理核100的高级图。该处理核包括流水线101。该流水线由各自被设计成在完全执行程序代码指令所需的多步骤过程中执行特定步骤的多个级组成。这些级通常至少包括：1)指令取出和解码；2)数据取出；3)执行；4)写回。执行级对由在先前级(例如在上述步骤1))中所取出和解码的指令所标识并在另一先前级(例如在上述步骤2))中被取出的数据执行由在先前级(例如在上述步骤1))中取出和解码的指令所标识的特定操作。被操作的数据通常是从(通用)寄存器存储空间102中取出的。在该操作完成时所创建的新数据通常也被“写回”寄存器存储空间(例如在上述级4))。与执行级相关联的逻辑电路通常由多...
【技术保护点】
一种计算机实现的系统，包括：用于通过处理器的解码器来解码第一指令、第二指令、第三指令、第四指令和第五指令的装置；用于通过所述处理器的与所述解码器耦合的执行单元来执行所述第一指令，以将第一输入操作数与第二输入操作数相乘并给出结果的低部分的装置，所述第一输入操作数表示乘数的第一数位，所述第二输入操作数表示被乘数的第一数位，所述第一和第二输入操作数是第一和第二输入向量的相应元素；用于通过所述处理器的所述执行单元来执行所述第二指令，以将所述第一输入操作数与所述第二输入操作数相乘并给出结果的高部分的装置；用于通过所述处理器的所述执行单元来执行所述第三指令，以将第一输入操作数与第三输入...
【技术特征摘要】
1.一种计算机实现的系统，包括：用于通过处理器的解码器来解码第一指令、第二指令、第三指令、第四指令和第五指令的装置；用于通过所述处理器的与所述解码器耦合的执行单元来执行所述第一指令，以将第一输入操作数与第二输入操作数相乘并给出结果的低部分的装置，所述第一输入操作数表示乘数的第一数位，所述第二输入操作数表示被乘数的第一数位，所述第一和第二输入操作数是第一和第二输入向量的相应元素；用于通过所述处理器的所述执行单元来执行所述第二指令，以将所述第一输入操作数与所述第二输入操作数相乘并给出结果的高部分的装置；用于通过所述处理器的所述执行单元来执行所述第三指令，以将第一输入操作数与第三输入操作数相乘并给出结果的低部分的装置，所述第三输入操作数表示所述被乘数的与所述被乘数的所述第一数位相邻的数位；用于通过所述处理器的所述执行单元来执行所述第四指令，以将所述第一输入操作数与所述第三输入操作数相乘并给出结果的高部分的装置；以及用于通过所述处理器的所述执行单元来执行所述第五指令，以将所述高部分和低部分的经对齐的数位相加并在掩码寄存器中记录进位项的装置。2.如权利要求1所述的计算机实现的系统，其特征在于，所述第一和第二指令在同一递归中执行。3.如权利要求1所述的计算机实现的系统，其特征在于，所述处理器的执行单元的多路复用器用于对于所述第一指令输出来自乘法器的低半部，并对于所述第二指令输出来自所述乘法器的高半部。4.如权利要求1所述的计算机实现的系统，其特征在于，所述进位项是在掩码寄存器空间中被分别跟踪的多个进位项之一。5.如权利要求1所述的计算机实现的系统，其特征在于，所述用于通过所述处理器的执行单元来执行所述第五指令的装置用于将来自所述掩码寄存器的输入进位项也相加。6.如权利要求1所述的计算机实现的系统，其特征在于，所述进位项多于1位。7.如权利要求6所述的计算机实现的系统，其特征在于，将所述进位项写为下一较...
【专利技术属性】
技术研发人员：G·M·沃尔里齐，K·S·雅普，J·D·吉尔福德，E·奥兹图科，V·戈帕尔，W·K·费格哈利，S·M·格尔雷，M·G·迪克森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。